SU955056A1 - Микропрограммное устройство управлени - Google Patents

Description

1

Изобретение относитс  к а&томатике и Бычисл тельной технике и может быть использовано в оконечных устройствах автоматизированных систем управлени , а также в универсальных и специализированных цифровых вычислительных машинах .

Известно микропрограммное устрой- . ство управлени  с использованием микрокоманд переменного | ормата, содержащее два блока пам ти дл  хранени  микрокоманд соответственно с четными и нечетными адресами, входы блоков пам ти соединены с выходами двух адресных регистров. Содержимое регистр ов определ етс  видом вьшолнени  микрокоманд, а также четностью либо нечетностью ее адреса l .

Недостатками данного устройства  вл ютс  большой объем оборудовани  и невозможность использовани  одного и того же пол  микрокоманды по различным смысловым назначени м.

Наиболее близким к предлагаемому потехнической сущности  вл етс  MiiKponporраммное устройство, содержащее регистр адреса, блок пам ти, блоки элементов И и регистры микрокоманд 2 .

Недостатком такого устройства  вл етс  то, лто под индикаторные разр ды, не имеющие смыслового значени  отведен определенный объем блока пам ти.

Цель изобретени  - экономи  обору10 довани .

Поставленна  цель достигаетс  тем, что в микpoпpoгpaм ffloм устройстве управлени , содержащем регистр адреса, блок пам ти, 2 п блоков элементов И

15 ( где П - число зон в блоке пам ти) и 2 п регистров микрокоманд, причем группа разр дных выходов регистра адреса соединена с группой адресных входов блока пам ти, каждый -ый выход бло20 ка пам ти, кроме адресного, соединен с первым входом -го (i+l)-ro блока :Элементов И, выходы которых соединены с входами соответствующих регистров

микрокоманд, выходы которых  вл ютс  информационными выходами устройства, адресный выход блока пам ти соединен с -ВХОДОМ регистра адреса, первый и (П-1)-ый выходы регистра адреса соединены со вторыми выходами с первого до п -го и с (11+1)-го до 2П -го блоков элементов И соответственно.

На чертеже приведена блок-схема устройства.

Устройство содержит регистр 1.адреса , блок 2 пам ти, блоки 3-6 элементов И, регистры 7-10 микрокоманд и информационные выходы 11 устройства.

Предлагаемое устройство работает

следующим образом.

В регистре 1 содержитс  адрес микрокоманды , подлежащей выполнению. С выходов регистра 1 код адреса микрркоманды поступает на входы блока 2, на выходах которого по вл етс  код микрокоманд .

При этом коды зон М11крокоманды с переменным смысловым значением поступают на соответствующие входы бл.оков 3-6 элементов Ина другие входы которых подаютс  сигналы с регистра 1, соответствующие адресу микрокоманды. В зависимости от значени  сигналов с выходов регистра адреса 1 открываютс  соответствующие блоки элементов И, бло элементов ИЗ или блок элементов И4 и блок элементов И5 или блок элементов И6. При этом коды зон микрокоманды с переменным смысловым значением записываютс  соответственно в регистр 7 микрокоманды или в регистр 8 микрокоманды и в регистр 9 микрокоманды ил в регистр 10 микрокоманды. .Сигнал, соответствующий коду зоны следующего адреса микрокоманды, поступает с адресного выхода блока 2 на вход регистра 1 адреса.

Использование в качестве индикаторных разр дов микрокоманды отдельных разр дов адреса позвол ет сократить длину пол  микрокоманды, а следовательно , и o6beii пам ти микропрограмм.

Применение изобретени  позвол ет за счет использовани  в качестве инди-. кеггорных разр дов отдельных разр дов регистра адреса, сократить объем блока пам ти.

Форм у л а изобретени 

Микропрограммное устройство управлени , содержащее регистр адреса, блок пам ти, 2 Л блоков элементов И (гдеП число зон в блоке пам ти) и 2 п регистров микрокоманд, причем группа разр дных выходов регистра адреса соединена с группой адресных входов блока пам ти каждьгй 1 .-ый выход которого, кроме адресного , соединен с первым входом i -г ( i+1) -го блока элементов И, выходы которых соединены с входами ; соответствующих регистров микрокоманд. Выходы которых  вл ютс  информационными выходами устройства, адресный выход блока пам ти соединен с входом регистра адреса, о сличающеес  тем, что, с целью экономии оборудовани , первый и (Г1-1)-й выходы регистра адре са соедйнень со вторыми входами с первого до п -го и с (П+1)-го до 2П-ГО блоков элементов И соответственно.

Источники информации, прин тые Во внимание при экспертизе

1.За вка Японии № 54-10220, .кл. 97(7), 1979.

2.За вка Японии № 58-22826, кл. 97(7), 1978 (прототип).

-

8

J

-

Ю

Claims (1)

1. Формула изобретения

   Микропрограммное устройство управления, содержащее регистр адреса, блок памяти, 2П блоков элементов И (где И число зон в блоке памяти) и 2 и регист- ров микрокоманд, причем группа разрядных выходов регистра адреса соединена с группой адресных входов блока памяти, каждый < ·—ый выход которого, кроме адресного, соединен с первым входом ί -го (i +1) -го блока элементов И, выходы которых соединены с входами ; соответствующих регистров микрокоманд, выходы которых являются информационными выходами устройства, адресный выход блока памяти соединён с входом регистра адреса, о тли чающееся тем, что, с целью экономии оборудования, первый и (п-1)-й выходы регистра адре са соединены со вторыми входами с первого до п-го и с (Л+1)-го до 2п-го блоков элементов И соответственно.