SU1429114A1 - Микропрограммное устройство управлени - Google Patents

Abstract

Изобретение относитс  к микро- пpoгpa c нoмy управлению и наиболее эффективно при использовании микрокоманд с соизмеримыми адреснь ми и опе- операционными част ми. Цель изобретени  - сокращение объема пам ти за счет реализащш двух путей формировани  адреса следующей микрокоманды с возможностью выбора оптимального пути на каждой условной микрокоманде Предлагаемое, устройство содержит блок 1 посто нной пам ти, регистр 2 шшрокоманд, г-гультиплексор 3 условий , счетчик 4 адреса, блок 5 управ- лени  следующим адресом. 2 ил. , в fCij}

Description

Изобретение относитс  к микропрограммному управлению и наиболее эффективно может быть использовано в вычислительной технике, например в ЭВМ, при построении управл ющих систем , а также самосто тельных микро- трограммных автоматов с микрокомандами , адресные и операционные части которых соизмеримы по разр дности.

Цель изобретени  - сокращение объе  а пам ти за счет реализации двух путей формировани  адреса следующей ушкрокоманды с возможностью выбора оптимального пути на каждой условной микрокоманде.

На фиг,1 представлена функциональна  схема микропрограммного устройства управлени ; на фиг.2 - временные диаграммы следовани  тактовых сигна- лов..

Устройство содержит блок 1 посто нной пам ти, регистр 2 микрокоманд, мультиплексор 3 условий, счетчик 4 адреса , блок 5 управлени  следующим адресом , первый элемент НЕ 6, первый элемент И 7, вход 8 запуска устройства , вход 9 первого тактового сигнала I(Сй1),устройства, вход 10 второго тактового сигнала (Си2) устройства, вход 11 третьего тактового сигнала (СиЗ), входы 12 условий устройства, информационный выход 13 устройства, второй и третий элементы НЕ 14 и 15, с второго по п тый элементы И 16-19 и первый и второй элементы ИЛИ 20 и 21.

Микропрограммное устройство управлени  работает следующим образом.

При поступлении сигнала начально- го запуска по входу 8 устройства счетчик 4 адреса устанавливаетс  в исходное, например нулевое, состо ние .

По исходному выходному состо нию

счетчика 4 адреса, представл ющему собой адрес первой микрокоманды микропрограммы , в блоке 1 пам ти выбираетс  соответствующа  линейка, состо ние которой с выхода блока 1 поступает на информационный вход D регистра 2 микрокоманд и при по влении первого тактового сигнала (синхросигнала ) Си1 по .входу 9 устройства на вход С параллельной записи регистра 2 микрокоманд переписываетс  в него.

При наличии сигнала запуска на входе устройства устройство синхрони

5 0 5

О

5

0

5

зации не показано) вырабатывает только один, первый (Си1) тактовый сигнал.

При сн тии сигнала запуска с входа 8 устройства, устройство синхронизации формирует последующие тактовые сигналы (Си2 и СйЗ).

При поступлении второго тактового сигнала Си2 по входу 10 устройства, поступающего через один из входов элемента ИЛИ 20 на вход + счетчика 4 адреса, содержимое на выходе последнего увеличиваетс  на единицу.

I.Рассмотрим случай, когда выполн ема  микрокоманда неусловна , тогда на выходе старшего разр да . кода типа перехода регистра 2 микрокоманд присутствует сигнал логического нул . Следовательно5 третий так- товьй сигнал СиЗ по входу 11 устройства в блок 5 не поступает, т.е. на выходе первого элемента И 7 - логический нуль. В результате на выходах элементов И 16-19 присутствуют сигналы логического нул  и выходное состо ние счетчика 4 адреса, равное увеличенному на единицу адреса выполн емой микрокоманды,  вл етс  адресом следующей микрокоманды микропрограм-а, мьи По этому адресу в блоке 1 пам ти выбираетс  следующа  микрокоманда, котора  поступает на информационный вход D регистра 2 микрокоманд и с поступлением следующего тактового сигнала Си1 переписываетс  в ре- гистр 2.

Следовательно, в этом случае (при выполнении неусловной микрокоманды) осуществл етс  естественный (по +f) способ адресации, а длительность машинного цикла равна двум тактам Си1 и Си2 (по Си1 начинаетс  выполнение микрокоманды, поступившей в регистр 2 микрокоманд, а по Си2 формируетс  адрес следующей микрокоманды).

II.Рассмотрим случай, когда вы- полн ема  микрокоманда, т.е. микрокоманда , выбранна  в блоке I пам ти

и считанна  по Си1 в регистр 2 микрокоманд ,  вл етс  условной.

Тогда на выходе старшего разр да кода типа перехода П регистра 2 ми-, i крокоманд присутствует сигнал логической единицы (признак условной микрокоманды ), который поступает на один из входов элемента И 7, а на вход А мультиплексора 3 условий поступает код услови , заложенный в этой

316

условной микрокоманде. Значение выхода младшего разр да кода типа перехода П, регистра 2 микрокоманд закладываетс  при микропрограммировании (в нашем случае лог. О или лог,1).

В зависимости от выполнени  или невыполнени  услови , а также в зависимости от того, присутствует на-выходе П регистра.2 микрокоманд сигнал ло- гического нул  или логической единицы в устройстве возможны две си уации: состо ние выходов мультиплексора 3 условий и выхода П. регистра 2 микрокоманд равнозначны или имеют раз- личные значени  (неравнозначны).

Кроме тото, в каждой из этих ситуаций возможны два состо ни , т.е. .всего в устройстве возможны четыре состо ни : состо ние выхода мульти- типлексрра 3 условий и выхода регистра 2 микрокоманд Однозначны и равны логической единице; состо ние этих выходов равнозначно и равно логическому нулю , .состо ние этих выходов .различно, и равно, например: состо ние выхода мультиплексора 3 - логической единице, а состо ние П регистра 2 микрокоманд - логическому сое-. .то ние этих выходов, различно h равно, например: состо ние мультиплексора 3 логическому нулю, а состо ние выхода IIj регистра 2 микрокоманд - логической единице.

Каждой из двух вьшеуказанных ситуа ций соответствует свой путь формировани  адреса следующей микрокоманды и в каждом из четырех возможньхх сосг. то ний устройство работает по-своему,

Однако, микропрбгфаммист получил возможность (благодар  схемно-аппарат ному решению устройства) выбирать из двух возможных путей формировани  адреса следующей микрокоманды - вполне определенный путь, за счет введе- ни  в условную микрокоманду вполне определенного кода | логический нуль или логическа  единица - в нашем случае ), который, поступа  затем через выход П4 регистра 2 микрокоманд на второй вход блока 5 и определ ет путь формировани  адреса микрокоманды.

Рассмотрим работу устройства в :каждом из четырех состо ний.

Первое состо ние - состо ние выхо- да мультиплексора 3 условий - логическа  единица (т.е. условие выполн етс ) состо ние выхода П регистра 2 микрокоманд также - логическа 

4 . - 4 .

единица (так заложили при микропрограммировании ) Кроме того, навыходе II регистра 2 микрокоманд присутствует сигнал логической единицы (так как мы рассматриваем случаи, когда выполн е:-1а  микрокомандаj , микрокоманда, выбранна  в блоке 1 пам ти и переписанна  по Си в регистр 2 микрокомандJ условна ), С поступлением второго тактового сигнала Си2, поступающего через элемент ИЛИ 20 на вход + счетчика 4 адреса j состо ние последнего увели ивает- с  на единицу,, к по этоку адресу (ад- рее выполн емой ьшкрокоманды плюс.1) выбираетс  в блоке 3 пам ти соответствующа  линейка,. .iiMoe которой поступает на информационные входы D регистра 2 М11Крокоманд и счетчика

4адреса,

Ерк этом сигиа.л логической йдиницы с выхода мз льткплексора 3 условий поступает на один нз входов элементов И 16 и непосредственно; а на один из входов элег-feHTOB И 17 и 18 - через элемент НЕ 15 (, инвер оировапкый), а сигнал лоп-г- гской еди.чицы с выхода П регистра 2 микрскоманды поступает на- вторые вхо-д ; злвг ентсв И 17 и 19 непосредственно а на вторые входь: элементов И Г7 и J9 - через элемент НЕ 14 (т,е. и55Еертирозанный) с

И при постушшнии третьего тактового сигнала (синхросигнала) СиЗ по входу 1 устройства, на третьи входы всех элементов И на выходах элементов И 6-18 подтверждаютс  сигналы логи- ческого нул , т.е. по KpaiiHeH- мере на одном из вход|; в .каждого из этих элементов присутствует сигнал логического нул  5 а на выходе элемента И 19. устанавливаетс  сигнал логической eдиниIJ 5 s так как на. всех его входах присутствуют сигналы логической единицы Причем длительность этого сигнала логической единицы равна длитель- ности тактового сигнала СиЗо

Следовательно, на выходе элемента ИЛИ. 21 устанавливаетс  также сигнал логической единицы, которьй через элемент НЕ 6, т.,е, инвертированный, поступает на вход С разрешени  записи и загшсывает содержимое выхода блока

5пш шти по входу D в счетчик 4 адреса , которое поступает далее на вход блока 1 пам ти. При этом вьзходное состо ние счетчика 4 адреса представл ет собой a/ipec операционной части

i,

514

едующей микрокоманды, по которому в блоке пам ти выбираетс  соответст- 1ующа  этому адресу линейка с закодиро- I анной в ней операционной частью следую- П1ей микрокоманды. Содержимое этой линейки поступает на информационные I ходы D регистра 2 микрокоманд и счётчика 4 адреса,

С поступлением следующего тактового сигнала Си1 по входу 8 устройства на вход С параллельной записи регистра 2 микрокоманд содержимое выхода (шока пам ти переписываетс  в ре- 1 истр 2 микрокоманд, т.е. на выход ре : истра 2 поступает дл  исполнени  (следующа  микрокоманда (ее операцион- а  часть),

Аналогично работает устройство и зо втором состо нии: на выходе муль- гиплексора 3 условий и выходе П, регистра 2 микрокоманды присутствуют сигналы логического нул .

При этом, так как выполн ема  ми-. крокоманда условна , состо ние выхода П регистра 2 микрокоманд - логичес- а  единица, означающа  необходимость формировани  третьего тактового, сигг |нала СиЗ в устройство согласно времен |ной диаграмме (фиг.2).

; С поступлением второго тактового |сигнала Си2, поступающего через эле- iMeHT ИЛИ 20 на вход +1 счетчика 4 Iадреса, состо ние последнего увеличи- ваетс  на единицу, т.е. на выходе I счетчика 4 (следовательно, на входе блока) устанавливаетс  выходное сос- ;то ние, представл ющее собой увеличенный на ,1 адрес выполн емой условной микрокоманды. По этому адресу в блоке 1 пам ти выбираетс  соответствующа  ему линейка, содержимое которой поступает на информационные входы D регистра 2 микрокоманд и счетчика 4 адреса.

При этом сигнал логического нул  с выхода мультиплексора 3 условий поступает на один из входов элементов И 16 и 19 непосредственно, а на-один из входов элементов И 17 и 18 - через элемент НЕ 15 (т.е. инвертированный, равный лог. I). А сигнал логического нул  с выхода И регистра 2 микрокоманд поступает на вторые входа элементов И 17 и 19 непосредствен - но, а на вторые входы элементов И 16 и 18 - через элемент НЕ 14 (т.е. ин, вертированный, равный лог. 1). И при поступлении третьего тактового

9

5

0

5 0

g g

5

0

5

1146

сигнала СиЗ по входу 11 устройства на третьи входы всех элементов И - на входах элементов И 16, 17 и 19 подтверждаетс  сигнал логического нул , так как на одном из входов этих элементов присутствует сигнал логической единицы, так как на всех его входах присутствуют сигналы логической единицы.

Длительность этого сигнала равна длительности сигнала СиЗ, Сигнал логической единицы с выхода элемента И 18 поступает через элемент ИЛИ 21 и элемент НЕ 6 (т,е, инвертированный ) на вход С параллельной записи счетчика 4 адреса, записьша  информацию с выхода блока 1 пам ти в счетчик 4 адреса и на вход блока 1.

При этом выходное состо ние счетчика 4 адреса представл ет собой адрес операционной части следующей микрокоманды , по которому в блоке 1 пам ти выбираетс  соответствующа  этому адресу линейка с закодированной в ней операционной частью следующей микрокоманды . Содержимое этой линейки поступает на информационные входы D регистра 2 микрокоманд и счетчика 4 адреса,

С поступлением следующего тактового сигнала Си1 (согласно временной диаграмме на фиг.2) по входу 9 устройства на вход С параллельной записи регистра 2 микрокоманд содержимое выхода блока 1 пам ти переписываетс  в регистр 2 микрокоманд, т,е. на выход регистра 2 поступает дл  исполнени  следующа  микрокоман-. да (ее операционна  часть).

Таким образом, формирование адреса следующей микрокоманды при наличии однозначных сигналов на выход мультиплексора 3 условий и на выходе П, регистра 2 микрокоманд осуществл етс  следующим образом: адрес выпол- . н емой условной микрокоманды увеличиваетс  на единицу, и полученный таким образом новый адрес  вл етс  адресом адресной части следующей микрокоманды, котора  по СиЗ записываетс  в счетчик 4- адреса и по которой в блоке 1 пам ти выбираетс  операционна  часть этой следующей микрокоманды.

Смена микрокоманд в регистре 2 происходит по Си1, а длительность машинного цикла (микрокоманды) равна в этом случае в устройстве трем тактовым сигналам: Си1, Си2 и СиЗ,

Рассмотрим работу устройства в третьем состо нии: на выходе мультиплексора 3 условий - логическа  единица (условие условий - логичес- ка  единица(условие выполн етс ), ,а на выходе Пг регистра 2 микрокоманд - логический нуль,

Так как выполн ема  команда, т.е. микрокоманда, выбранна  в блоке 1 па- м ти и переписанна  по Си I в регистр 2 микрокоманд условна , то состо ние выхода n,f регистра 2 микрокоманд - логическа  единица, означающа  необходимость формировани  третьего такто- вого сигнала СиЗ в соответствии с приведенной на фиг.2 временной диаграммой .

С поступлением второго тактового сигнала Си2 по входу 10 устройства на один из входов элемента PfflH 20 сигнал логической единища с выхода этого элемента поступает на вход I счетчика 4 адреса и увеличивает его содержимое (адрес выполн емой микро- комадды).на единицу.

Сигнал логической единицы с выхода мультиплексора 3 условий поступает на первые входы элементов И 16 и 19 непосредственно, а на первые входы элементов И 17 и 18 - через элемент НЕ 15, т.е. инвертированный, равный лог. О.

Сигнал логического нул  с вьпсода П регистра 2 микрокоманд поступает н вторые входы элементов И 17. и 19 не-, посредственно, а на вторые входы элементов И 16, 18 - через элемент НЕ 14 т.е. инвертированный, равный лог. I

И при поступлении третьего такто-. вого сигнала СиЗ по входу II устройства на третьи выходы элементов И 16- 19 на выходах элементов И 17-19 подтверждаютс  сигналы логического нул , так как не на всех их входах присут- ствуют сигналы логической единицы, а на выходе элемента И 16 устанавливаетс  сигнал логической единицы, так как на всех его входах присутствуют сигналы логической единицы,

Сигнал .логической единицы с выхода элемента И 16 через элемент ИЛИ 20 поступает на вход +1 счетчика 4 адреса и увеличивает его содержимое (увеличенный на 1 адрес выполн емой микрокоманды) еще на единицу.

Полученный таким образом адрес, представл ющий собой увеличенный на два адреса выполн емой микрокоманды.

 вл етс  адресом следующей микрокоманды , 11с этому адресу в блоке 1 па- м ти вытираетс  соответствун ща  ему линейка с закодированной в ней следущей микрокомандой (операционной ее частью), котора  затем (с поступлением следующего тактового сигнала Си1 в соответствии с временной диаграммо ( фиг.2) переписываетс  в регистр 2 микрокоманд дл  выполнени .

Аналогично работает устройство в четвертом состо нии: на выходе мультиплексора условий - сигнал логического . нул  (т,е, условие не выполн етс ) и на выходе П регистра 2 адреса сигнал логической единицы.

Так как.выполн ема  микрокоманда условна , состо ние выхода регистра 2 микрокоманд - логическа  единица, и в устройстве (на входе 11) в соответствии с временной диаграммой (фиг.2) по вл етс  третий тактовый сигнал СиЗ - на выходе элемента И 7 по вл етс  сигнал логической единицы

С поступлением второго тактового сигнала Си2 по входу Ю. устройства, на один из входов элемента ИЛИ 20 синал логической единицы с выхода этого .элемента поступает на вход +1 счетчика 4 адреса и увеличивает его содержимое X адрес выполн емой микрокоманды ) на единицу.

Сигнал логического нул  с выхода мультиплексора 3 условий поступает на первые входы элементов .И i6 и 19 непосредственно, а на первые входы элементов И 17 и i 8 - через элемент НЕ 15 (т,е, инвертированный)

Сигнал логической единицы с выхода IIj регистра 2 микрокоманд поступает на вторые входы элементов И 17 и 19 непосредственно., а на И 16 и 18 - через элемент НЕ 14, т.е. инвертиро- ванньй,

И при поступлении третьего такто- вого сигнала СиЗ по входу 1I устройства на третьи входы элементов И 16- 19 на выходах элементов И 16, 18 и

19подтверждаютс  сигналы логического нул , а на выходе элемента И 17 - сигнал логической единицы.

Сигнал логической единицы с выхо- да элемента И 17 через элемент ИЛИ

20поступает на вход +1 счетчика

4 адреса, увеличива  его содержимое (увеличенный на единицу адрес выполн емой микрокоманды) еще на единицу.

i9

1олученный таким образом.адрес, пре|дставл ющнй собой увеличенный на дв4 адрес выполн емой микрокоманды,  вл етс  адресом следующей микроко- , По этому адресу выбираетс  в локе 1 пам ти соответствующа  ему линейка с закодированной в ней сл1;дующей микрокомандой, операцион- на 1 часть которой затем (с поступле- ниам следующего тактового сигнала Си1 в соответствии с временной диаграммой ) переписываетс  в регистр 2 микрокоманд дл  выполнени .

i Таким образом, формирование адре- са следующей микрокоманды при наличии разноименных сигналов на выходе мультиплексора 2 условий и на выходе п регистра 2 микрокоманд осуществл  етс  путем увеличени  на два адреса вдоолн емой условной микрокоманды.

i Смена микрокоманд в регистре 2 происходит по Си1, а длительность ма цщнного цикла (микрокоманды) равна Э этом случае в устройстве также тре тгактовым сигналам Си 1, Си2-, СиЗ.

формула изобретени 

I Микропрограммное устройство управ- пени , содержащее блок посто нной 1ам ти, cчeтчиk адреса, регистр ми- крокоманд, мультиплексор условий и блок управлени  .следующим адресом, 35 причем информационный и адресный . входы мультиплексора условий соединены соответственно с входом условий устройс.тва и выходом пол  кода услови , регистр микрокоманд, синхровход, 40 информационный вход и выход пол  кода микроопераций которого соединены соответственно с первым синхровходом устройства, выходом полей кода микроопераций и кода типа перехода блока 45 посто нной пам ти и выходом микроопераций устройства, информационный вход, выход и вход сброса счетчика адреса соединены соответственно с выходом пол  кода адреса, адресным входом gg блока посто нной пам ти и входом запуска устройства, второй и третий синхровходы устройства соединены соответственно с первым и вторым синхро- входами блока управлени  следующим 55

14

10

5 0

5

0

5 0 5 g 55

адресом, адресный вход которого сое- динен с выходом мультиплексора условий , первьш и второй выходы блока управлени , следующим адресом условий соединены соответственно со счетным входом и входом разрешени  записи счетчика адреса, отличающее- с   тем, что, с целью сокращени  объема пам ти за .счет реализации друх путей формировани  адреса следующей микрокоманды с возможностью выбора оптимального пути на каждой условной микрокоманде, вход кода типа перехода блока управлени  следующим адресом .соединен с одноименным выходом регистра микрокоманд, причем блок управлени  следующим адресом содержит с первого по третий элементы НЕ, с первого по п тый элемент И, первый и второй элементы ИЛИ, причем выходы первого и второго элементов ИЛИ соединены соответственно с первым выходом блока управлени  следующим адресом и входом .первого элемента НЕ-, выход которого соединен с вторым выходом блока управлени  следующим адресом, первый и второй синхровходы которого соединены соответственно с первыми входами первого элемента ИЛИ и первого элемента И, второй вход которого соединен со старшим разр дом входа кода типа перехода блока управлени  следующим адресом , второй и третий входы первого элемента ИЛИ соединены соответственно с выходами второго и третьего элементов И, -выходы четвертого и п того элементов И соединены соответственно с . первьш и вторым входами второго элемента ИЛИ, первые входа: второго и п т того элементов И соединены с входом третьего элемента НЕ и с адресным входом блока управлени  следующим адресом, младший разр д входа кода типа перехода которого соединен с входом второго элемента НЕ и вторыми входами третьего и п того элементов И, выход второго элемента НЕ соединен с вторыми входами второго и четвертого элементов И, выход третьего элемента НЕ соединен с первыми входами третьего и четвертого элементов И, третьи входы с второго по п тьй элементов И соединены с выходом первого элемента И.

jirnmrjiJTrmnjnjiTLJTJiJiJ п п п п п

jr.Jlf Вх.Ю

П п п- л п

Вш.э/.и

п п п

Bj(.8(H.3)

fL

9иг.2

Claims (1)

1. Микропрограммное устройство управления, содержащее блок постоянной памяти, счетчик адреса, регистр микрокоманд, мультиплексор условий и блок управления следующим адресом, причем информационный и адресный . входы мультиплексора условий соединены соответственно с входом условий устройства и выходом поля кода условия, регистр микрокоманд, синхровход, до информационный вход и выход поля кода микроопераций которого соединены соответственно с первым синхровходом устройства, выходом полей кода микроопераций и кода типа перехода блока 45 постоянной памяти и выходом микроопераций устройства, информационный вход, выход и вход сброса счетчика адреса соединены соответственно с выходом поля кода адреса, адресным входом 50 блока постоянной памяти и входом запуска устройства, второй и третий синхровходы устройства соединены соответственно с первым и вторым синхровходами блока управления следующим 55

   И, второй вход которого соединен со старшим разрядом входа кода типа перехода блока управления следующим адресом, второй и третий входы первого элемента ИЛИ соединены соответственно с выходами второго и третьего элементов И, -выходы четвертого и пятого элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ, первые входы второго и пят того элементов И соединены с входом третьего элемента НЕ и с адресным входом блока управления следующим адресом, младший разряд входа кода типа перехода которого соединен с входом второго элемента НЕ и вторыми входами третьего и пятого элементов И, выход второго элемента НЕ соединен с вторыми входами второго и четвертого элементов И, выход третьего элемента НЕ соединен с первыми входами третьего и четвертого элементов И, третьи входы с второго по пятый элементов И соединены с выходом первого элемента И.