SU1156259A1 - Преобразователь частоты импульсов в код - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ tLACTOTbl ИМПУЛЬСОВ В КОД, содержшций линию задержки и реверсивный счетчик, о тл ич ающийс   тем, что, с целью расширени  диапазона преобразовани , в него введены упра г емый делитель частоты, распределит(ль импульсов, два синхронизатора, умножитель кода, преобразователь код напр жение , N сдвоенных компараторов, два коммутатора, элемент И, триггер переполнени  и тактовый генератор, выход которого соединен с входами управл емого делител  частоты и распределител  импульсов, информационные выходы реверсивного счетчика соединены с соответствующими информационными входами умножител  кода и с соответствующими входами преобразовател  код - напр жение, выход которого подключен к сигнальным входам сдвоенных компараторов,, первый вход первого сдвоенного компаратора соединен с шинок первого источника опорного напр жени , второй вход каждого предыдущего сдвоенного компаратора и первый вход каждого nocjreAymщего сдвоенного компаратора объединены и соединены с шиной соответствующего источника опорного напр жени , второй вход последнего сдвоенного компаратора соединен с шиной последнего источника опорного напр жени , выходы всех сдвоенных компараторов соответственно соединены с управл ющими входами управл емого делител  частоты и с входами первого KOhiMyTaтора , выходы которого соединены с соответствующими управл ющими входами умножител  кода, информационные выходы которого соединены с соответСТВУЮ1ДИМИ входами второго коммутатора , выходы которого подключены к со (Л ответствующим выходным шинам, в-ыход С управл емого делител  частоты подключен к тактовому входу линии задержки, входна  шина подключена к первому входу первого синхронизатора и входу линии задержки, выход которого через второй синхронизатор подключен к вычитающему входу реверсивного счетчика , к суммирующему входу которого подключен выход первого синхронизатора , первый и второй выходы распределител  импульсов подключены соответственно к вторым входам первого и второго синхронизаторов, третий выход - к управл ющему входу первого коммутатора, а четвертый выход к первому входу элемента И, нулевой вход триггера переполнени  объединен с установочным входом реверсивного счетчика и подключен к шине Сброс, единичный вход соединен с выходом переполнени  реверсивного счетчика, единичный выход триггера переполнени  подключен к шине переполнени .

Description

а нулевой выход члемента И, выход к второму входу с управл ющим входом второго коммукоторого соединен татора. 1156259

Изобретение относитс  к вычислительной технике и может быть исполь зовано дл  св зи вычислительных машин с объектами управлени , а также дл  обработки сигналов от частотных датчиков. Известен преобразователь частоты в код, содержащий генератор опорной частоты, блок управлени , ключ и дв ичный умножитель, состо щий из счет чика, управл ющего счетчика, системы ключей и схемы сборки, а также дополнительный счетчик, систему ключей и схему сборки, причем выход дополнительного счетч:ика соед1 нены с сигнальныни входами дополнительно системы ключей, управл ющие входы которой соединены с выходами управл ющего счетчика и двоичного умножи тел , а ее выходы через доподнитель ную схему сборки и ключ соединены с входом двоичного умножител  1 ). Недостатком такого преобразовате  вл етс  низкое быстродействие, обусловленное циклической работой. Наиболее близким по технической сущности к предлагаемому  вл етс  частотно-цифровое измерительное устройство, содержащее реверсивный счетчик и линию задержки, причем входна  шина соединена с суммируниди входом реверсивного счетчика непосредственно , а с вычитающим входом через последовательно включенные линию задержки и усилитель, вькоды реверсивного счетчика подключены к индикаторному устройству z j. Недостатком этого ус тройства  вл етс  узкий диапазон преобразовани , характеризующийс  тем, что величина задержки определ юща  интервал прео разовани , не измен етс . Цель изобретени  - расширение диапазона преобразовани . Поставленна  цель достигаетс  тем, что в преобразователь частоты импульсов в код, содержащий линию задержки и реверсивный счетчик введены управл емый делитель часто ты, распределитель импульсов, два синхронизатора, умножитель кода, преобразователь код - напр жение, N сдвоенных компараторов, два коммутатора , элемент И, триггер переполнени  и тактовый генератор, вькод которого соединен с входами управл емого делител  частоты и распределител  импульсов, информационные выходы реверсивного счетчика соединены с соответствующими информационными входами умножител  кода и с соответствующими входами преобразовател  код - напр жение, выход которого подключен к сигнальным входам сдвоенных компараторов, первый вход первого сдвоенного компаратора соединен с шиной первого источника опорного напр жени , второй вход каждого предьщущего сдвоенного компаратора и первый вход каждого последующего сдвоенного компаратора объединены и соединены с шиной соответствующего источника опорного напр жени , второй вход последнего сдвоенного компаратора соединен с шиной последнего источника опорного напр жени , выходы всех сдвоенных компараторов соответственно соединены с управл ющими входами управл емого делител  частоты и с входами первого коммутатора , выходы которого соединены с соответствующими управл ющими входами умножител  кода, информационные выходы которого соединены с соответствующими входами второго коммутатора, выходы которого подключены к соответствующим выходным щинам, выход управл емого делител  частоты подключен к тактовому входу линии заде;ржки, входна  шина подключена к первому входу первого синхронизатора и входу линии задержки, выход которого через второй синхронизатор подключен к вычитакщему входу реверсивного счетчика, к суммирующему входу которого подключен .выход .первого синхронизатора, пер3 вьп и второй выходы распределител  импульсов подключены соответственно к входам первого и второго синхронизаторов, третий выход к управл ющему входу первого коммутатора , а четверть1й выход - к перво му входу элемента И, нулевой вход триггера переполнени  объединен с установочным входом реверсивного счетчика и подключен к шине Сброс единичный вход соединен с выходом переполнени  реверсивного счетчика, единичный выход триггера переполнени  подключен к шине переполнени , а нулевой вькод - к второму входу элемента И, выход которого соединен .с управл ющим входом второго коммутатора . I На чертеже изображена структурна схема устройства. Преобразователь содержит тактовы генератор 1, выход которого соедине ;С входом, управл емого делител  2 частоты и с входом распределител  3 импульсов, выход управл емого делител  2 частоты подключен к тактовом входу линии 4 задержки, входна  шина 5 через первый синхронизатор 6 соединена с суммирующим входом реверсивного счетчика 7 и через линию 4 задержки и второй синхронизатор 8 - с вычитак цим входом реверси ного счетчика 7,.установочный вход которого подключен к шине 9 Сброс Информационные выходы реверсивного счетчика 7 соединены с информационными входами умножител  10 кода на один из N коэффициентов и через пре образователь 11 код.- напр жение ,с сигнальными входами сдвоенных ком параторов 12-1 - 12-N. Первый вход первого компаратора 12-1 подключен к.шине 13-1 первого источника напр  жени , второй вход первого компаратора 12-1 и первый вход второго ком паратора 12-2 подключены к шине 13второго источника опорного напр жени  и т.д. до последнего компаратора 12-N, второй пороговый вход кото рого соединен с шиной 13-N последне го источника порогового напр жени , выходы компараторов 12-1 - 12-N через первый коммутатор 14 соответственно соединены с управл ющими входами умножител  10 кода, а также соответственно подключены к управл ю:щим входам управл емого делител  2 частоты. Информационные выходы умножител  10 кода через второй коммута2594 тор 15 подключены к выходным шинам 16, первый выход распределител  3 импульсов соединен с вторым вхбдом первого синхронизатора 6, второй выход - с вторым входом второго синхронизатора 8, третий - с управл ющим входом первого коммутатора 14, четвертый - с первым входом элемента 17 И, нулевой вход триггера 18 переполнени  подключен к шине 9 . Сброс, единичный вход - к выходу переполнени  реверсивного счетчика 7 единичньм выход триггера 18 - к шине 19 переполнени , нулевой выход р-риггера 18 - к второму входу элемента 17 И, выход которого соединен с управл ющим входом второго комь|утатора 15. Преобразователь работает сладующим образом. В начальный момент времени по tttr налу Сброс по шине 9 устанавливаетс  в нулевое состо ние триггер 18 переполнени , и обнул етс  реверсивный счетчик 7, причем длитель- ность сброса должна быть не меньше времени задержки в линии 4 задержки дл  ее полной очистки. После сн ти  сигнала Сброс начинаетс  преобразование частоты импульсов в код. Входна  последовательность импульсов с шины 5 через синхронизатор 6 по- . ступает на суммирукиций вход реверсивного счетчика 7, который начинает . суммировать входные импульсы. Так. как первоначально на выходе счетчика 7 нулевой вход и, следовательно, на выходе преобразовател  11 код напр жение нулевое напр жение, то зто напр жение попадает в зону перво го компаратора 12-1, определ ющего первый диапазон преобразовани . У этого компаратора 12-1 нижний порог равен нулевому напр жению, а верхний  вл етс  нижним порогом дл  следующего компаратора 12-2, определ ющего второй диапазон преобразовани . Сигнал с выхода первого компаратора 12-1 включает первый коэффициент умножени  на умножителе 10 кода на один из N коэффициентов и поступает на первый управл ющий вход управл емого делител  2 частоты, оторый формирует минимальную тактовую частоту, что обеспечивает максимальное врем  задержки влинии 4 заержки . Таким образом, в начальный омент времени автоматически устанавливаетс  нижний диапазон преобра

зоваиил, при котором осуществл етс  преобразование в код самой низкой частоты.

Через врем  задержки на линии 4 задержки входные импульсы через второй синхронизатор 8 начинают поступать на выч:ттаю1ций вход реверсивного счетчика 7, и на счетчике 7 складываетс  и вычитаетс  одинаковое число импульсов, показани  счетчика 7 перестают измен тьс  и соответствуют значению входной частоты. Одновременно с поступлением входных импульсов начинает возрастать напр жение на выходе преоб.разовател  t1 код напр жение , так как возрастает код на выходе счетчика 7. Если через врем  задержки напр жение на выходе преобразовател  11 код - напр жение не превьшает первого порогового уров- 20

н , то преобразователь работает в самом нижнем диапазоне, когда входна  частота наименьша .

Если же входна  частота возрастает или же сразу через врем  задержки код на выходе реверсивного счетчика 7 превышает значение нижнего предела преобразовани , то напр жение на выходе преобразовател  11 код - напр жение попадает в зону второго компаратора 12-2, и происходит переключение преобразовател  на второй диапазон преобразовател , т,,е. управл емый делитель 2 частоты вырабатывает вторую по величине тактовую частоту дл  линии 4 задержки, величина задержки которой уменьшаетс  на один шаг, при этом выходной код реверсивного счетчика умножаетс  на второй коэффициент. Если напр жение на выходе преобразовател  11 код - напр жение попадает в зону третьего компаратора 12-3, то автоматически устанавливаетс  третий диапазон преобразовани ,

и выходной код реворсивно1-о. счетчика 7 умножаетс  на третий коэффициент умножени -и т.д.

При превьпиемши входной частотой

максимально допустимого значени  . происходит переполнение реверсивного счетчика 7, и сигнал с его выхода переполнени  устанавливает триггер 18 переполнени  в единичное состо ние,

сигнал с выхода триггера.18 переполнени  поступает на шину 19 переполнени  и сигнализирует о том, что входна  частота превьшгает максималь-. ное значение, и .одновременно с этим

сигнал с выхода триггера 18 переполнени  закрывает элемент 17 И дл  того, чтобы запретить в этом случае считывание информации с преобразовател . Таким образом, при наличии сигразователь не функционирует и дл  его пуска необходимо снова осуществить Сброс описанным способом. Распределите.ль 3 импульсов с помощью синхронизаторов 6 и 8 и коммутаторов 15 и 14 осуществл ет разнесение во времени импульсов, поступающих на счетные входы реверсивного счетчика 7, моментов умножени  выходного кода на один из коэффициентов и моментов считывани  выходного кода.

Вве.хение в преобразователь управл емого делител , распределител  импульсов, двух синхронизаторов, умножит.ел  кодов на один из Т коэффициентов , преобразовател  код - напр жение , N сдвоенных компараторов, двух коммутаторов, элемента И, триггера переполнени  и тактового генератора позвол ет автоматически устанавливать диапазон преобразовани , что значительно расшир ет общий диапазон преобразовани  при сохранении непрерывного преобразовани  частоты в код нала на шине 19 переполнени  преоб

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ В КОД, содержащий линию задержки и реверсивный счетчик, отличающийся тем, что, с. целью расширения диапазона преобразования, в него введены управляемый делитель частоты, распределитель импульсов, два синхронизатора, умножитель кода, преобразователь код напряжение, N сдвоенных компараторов, два коммутатора, элемент И, триггер переполнения и тактовый генератор, выход которого соединен с входами управляемого делителя частоты и распределителя импульсов, информационные выходы реверсивного счетчика соединены с соответствующими информационными входами умножителя кода и с соответствующими входами преобразователя код - напряжение, выход которого подключен к сигнальным входам сдвоенных компараторов,, первый вход первого сдвоенного компаратора соединен с шиной первого источника опорного напряжения, второй вход каждого предыдущего сдвоенного компара тора и первый вход каждого последующего сдвоенного компаратора объединены и соединены с шиной соответствующего источника опорного напряжения, второй вход последнего сдвоенного компаратора соединен с шиной последнего источника опорного напряжения, выходы всех сдвоенных компараторов соответственно соединены с управляющими входами управляемого делителя частоты и с входами первого коммута тора, выходы которого соединены с. соответствующими управляющими входами умножителя кода, информационные выходы которого соединены с соответствующими входами второго коммутато ра, выходы которого подключены к соответствующим выходным шинам, выход управляемого делителя частоты подключен к тактовому входу линии задержки, входная шина подключена к первому входу первого синхронизатора и входу линии задержки, выход которого через второй синхронизатор подключен к вычитающему входу реверсивного счетчика, к суммирующему входу которого подключен выход первого синхронизатора, первый и второй выходы распределителя импульсов подключены соответственно к вторым входам первого и второго синхронизаторов, третий выход - к управляющему входу первого коммутатора, а четвертый выход - к первому входу элемента И, нулевой вход триггера переполнения объединен с установочным входом реверсивного счетчика и подключен к шине Сброс, единичный вход соединен с выходом переполнения реверсивного счетчика, единичный выход триггера переполнения подключен к шине переполнения, а нулевой выход - к второму входу с управляющим входом второго комму элемента И, выход которого соединен татора.