SU692065A1 - Дискретный умножитель частоты повторени импульсов - Google Patents

Description

I Изобретение относитс  к радиотехнике, в частности к цифровой измерительной технике и может быть применено в цеп х преобразовании сигналов дл  повышени  быстродействи  в области низких частот. Известен дискретный умножитель частоты импульсов, содержащий устройство, к которому поступают входные сигналы, и генератор зталонного сигнала. Первый счётчик устройства исполь зуетс  дл  подсчета числа эталонных сигналов генератора, поступающих в каждый период вход ных сигналов. Оно также содержит устройство дл  непрерывного преобразовани  каждого из входных цифровых сигналов счетчика импульсов в отличное от начального преобразованное число. Второй счетчик импульсов используетс  дл  подсчета числа эталонных сигналов генерато ра, поступающих в каждый период выходаых сигналов. Компаратором устройства определ етс  период выходного сигнала при сравнении сиг нала второго счетчика и преобразованного сигнала первого счетчика, хран щегос  в устройстве пам ти 1. Недостатком этого устройства  вл етс  неравномерность выходных импульсов. Это объ сн етс  тем, что код преобразова ного сигнала первого счетчика не  вл етс  кратным коду периода входного сигнала. Вторым недостатком  вл етс  то, что код на выходе преобразовател , ОТЛ1ГЧНЫЙ от начального, представл ет собой не что иное, как дополнительныйкод, и поэтому , естественно, с увеличением частоты входного сигнала частота выхо|р1ого сигнала будет уменьшатьс . Из известных устройств наиболее близким по технически сущности  вл етс  дискретный улв ожителъ частоты, вьшолненный по двухтактной схеме и содержащий входной формирователь , сооданенный с управл ющим триггером, двоичный умножитель, состо щий из счетчика, группы схем совпадени  и схемы ИЛИ, два устройства квантовани , состо щих из управл ющего счетчика, вход которого соединен с выходом ключа, а выход - с входом ус-фойства автоматического изменени  частоты квантовани , входы которого через делитель частоты импульсов подключены к выходу управл емого генератоpa опорной частоты, две группы схем совпадени  со схемами ИЛИ на выходе, ключи, схемы ИЛИ и устройство вычитани , состо щее из триггера и ключа, один вход которого соединен с выходом упом нутого триггера, причем потенциальные входы двух групп схем совпадени  подключены к выходам разр дов управл ющих счетчиков, а импульсные - к выходам разр дов счетчика двоичного умножител , входом соединенного с выходом ключа устройства вычитани , второй вход которого и один вход триггера устойства вычитани  через одну дополнительную схему ИЛИ и дополнительные ключи соединен с выходом устройства автоматического изменени  частоты квантовани , а другой вход триггера устройства вычитани  подключен к выходам схем ИЛИ двух групп схем совпадени  через вторую дополнительную схему ИЛИ и вторые дополнительные ключи, управл ющие входы которых, а также управл юище входы первых дополнитель-i ных ключей соединены с выходом управл ющего триггера 2.

Недостатком этого технического решени   вл етс  неравномерность последовательности выходных импульсов и его относительна  сложность.

Цель изобретени  - расширение частотного диапазона и полу еггае равномерности импульсов выходной последовательности.

Поставленна  цель достигаетс  тем, что в дискретный умножитель частоты повторени  импульсов , содержащий входной формирователь импульсов , выход которого соединен со входом управл ющего триггера, ключи, первый вход каждого из которых соединен с одним из выходов управл ющего триггера, два управл ющих счетчика им- . пульсов, к первым входам каждого из которых подключен .вьгход соответствующего блока сброса , вход каждого из которых соединен с соответствующим выходом управл ющего триггера, ко вторым входам - выходы соответственно,первого и второго клютай, а выходы всех )азр дое управл ющих счетчиков импульсов соединены с первыми группами входов соответственно первого и второго блоков совпадени , ко вторым группам входов которых подключены .выходы каждого разр да умножающего счетчика, а к выходам через соответственно третий и четвертый ключи подключены входы элемента ИЛИ, и делитель частоты, вход которого соединен с выходом управл емого генератора опорной частоты, введены дополнительный блок сброса, выход которого подключен ко входу умножающего счетчика импульсов, первый и второй входы соединены с выходами управл ющего триггера, а третий - подключен к выходу элемента ИЛИ, при этом вход управл емого генератора опорной частоты соединен с выходом входного формировател  импульсов, выход подключен к одному из входов умножающего счетчика импульсов, а выход делител  частоты через первый и второй ключи соединен со входами соответствующих управл ющих счетчиков импульсов .

Сущность изобретени  по сн етс  чертежом, где изображена структурна  электрическа  схема дискретного умножител  частоты повторени  импульсов.

Он состоит из формировател  I, на вход которого поступают импульсы входной частоты. Выход формировател  подключен ко входу уп .равл ющего триггера 2. Один из потенщтальных выходов триггера 2 управл ет работой первого и четвертого ключей 3 и 4 и подключен ко входу пегвого блока сброса 5..Другой потенциальный выход управл ющего триггера управл ет работой второго и третьего ключей 6 и 7 и подключен ко входу второго блока сброса 8. Все эти устройства управл ют работой двухтактного умножител , который состоит из двух зшравл ющих счетчиков 9 и 10 импульсов, умножающего счетчика 11 импульсов и двух блоков совпадени  12 и 13. Выходные сигналы которых через третий и четвертый ключи 4 и 7 поступают на входы элемента ИЛИ 14, выход которого  вл етс  выходом всего устройства и одновременно подключен ко входу дополнительного блока сброса 15, который устанавливает умножающий счетчик И импульсов в исходное состо ние. Все блоки сброса подключены к установочным входам счетчиков импульсов и устанавливают посление в исходное состо ние. Выход управл ющего генератора опорной частоты 16 подключен ко входу умножающего счетчика 11 импульсов и ко входу делител  17 частоты. Выход делител  17 подключен через первый и второй ключи 3 и 6 ко-входам управл ющих счетчиков 9, 10 импульсов .

Работает дискретный умножитель тастоты следующим образом.

Claims (2)

1. Входной сигнал поступает на формирователь 1, с выхода которого сформированный сигнал поступает на счетный вход управл ющего триггера 2 и на вход управл емого генератора опорной частоты 16, частота которого измен етс  пропорционально частоте входных сигналов. С выхода управл емого генератора опорной частоты сигнал в виде опорной частоты поступает на делитель 17 и на вход счетчика И, а частота с выхода делител  17 через ключи 3, 6 - на вход управл ющих (летчиков 9 и 10, в зависимости от состо ни  управл ющего триггера 2. Счетчик 9 и 10 и 11 имеют равное количество разр дов, но поскольку счетчик умножител  П считает импульсы опорной частоты с управл емо ,го генератора опорной частоты 16, а управл юцще счетчики 9 .или IО считают импульсы с вы;хода делител  17, то на умножающем счетчике ТОТ же код числа, что и на управл ющем счетчике 9 (или 10) запишетс  за интервал времени в N раз меньший, чем на управл ющем счетчике 9 (или 10), где N коэффициент делени  делител  частоты 17, Предположим, что в исходном состо нии управл ющий триггер 2 установилс  в такое состо ние, что открыты кл чи 6 и 7. С приходом импульса входной частоты ключи 6, 7 закроютс , а ключи 3, 4 откроютс . В момент перехода управл ющего триггера 2 в новое состо ние схема сброса 6 выработает им пульс и установит управл ющий счетчик 9 в исхош ое состо ние. После открывани  ключа 3 на вход -управл юшего счетчика 9 поступит частота управл емого генератора опорной частоты 16, поделенна  делителем частоты 17. С приходом следующего импульса входной частоты управл ющий триггер 2 изменит свое состо ние, блоки сброса 5 и 15 своим импульсом установ т управл ющий счетчик 10 и умножающий счетчик 11 в исходное состо ние, закроютс  ключи 3, 4 и откроютс  ключи 6, 7. За врем  между импульсами входной частоты в управл ющем счегшке 9 запишетс  определенный код, он выполн ет в дальнейшем роль оперативного запоминающего устройства, код которого непрерьюно сравниваетс  с кодом умножающего счетчика 11 с помощью блока совпадени  12. В момент равенства кодов с выхода блока совпадени  12 через ключ 7 и злемент ИЛИ 14 на выход устройства проходит выходной импульс. Од новременно этот импульс поступает на блок сброса 15, который устанавливает умножающий счетчик 11 в исходное состо ние. Этот цикл повтор етс  п раз. В это.же врем  в управл ющий счетчик 10 записываетс  код. С приходом следующего импульса входной частоты управ1Л ющие счетчики 9 и 10 мен ют свои функции и вступает в работу блок совпадени  13. Продесс повтор етс . Данное, рещение позвол ет расширить частотный диапазон схемь умножени  частоты и получить на выходе равномерную последовательность выходных импульсов, что особенно важно дл  применени  данного устройства в качестве синхронизатора . Кроме того, данное изобретение позвол ет получить более высокую точность умножени . Это объ сн етс  тем, что опорна  частота мен етс  пропорционально входной частоте и относительна  длительность периода опорной частоты на которую возможна ошибка, практически остаетс  посто нной во всем диапазоне умножаемых частот. Это же приводит к тому, . что код двоичного умножител , записанного в управл ющих счетчиках 9, 10 остаетс  практически посто нным во всем диапазоне умножаемых частот. Величина опорной частоты выбираетс  из заданной точности умножени , а объем счетчиков таким, чтобы они были максимально заполнены, но не переполнились. Данное устройство позвол ет при заданной точности су1дественно сократить объемы счетчика. Формула изобретени  Дискретный умножитель частоты повторени  импульсов, содержащий входной формирователь импульсов, выход которого соедвден со входом управл ющего триггера, ключи, первый вход каждого из которых соединен с одним из выходов управл ющего триггера, два управл ющих счетчика импульсов, к первым входам каждого из которых подключен выход соответствуюп1его блока сброса, вход каждого из которых соединен с соответств5аои1Им выходом управл ющеготриггера , ко вторым входам - выходы соответственно первого и второго ключей, а выходы всех разр дов управл ющих счетчиков импульсов соединены с первыми группами входов соответственно первого и второго блоков совпадени , ко вто|)ым группам входов которых подключены выходы каждого ргазр да ул-шожающего счетчика, а к выходам через соответственно третий и четвертый ключи подключены входы элемента ИЛИ, и делитель частоты, вход которого соединен с выходом управл ющего генератрра опорной частоты, отличающийс  тем, что, с целью расширени  частотного диапазона и получени  равномерности импульсов выходной последовательности, в него введен дополнительный блок сброса, выход которого подключен ко- входу умножающего счетчика импульсов , первый и второй эходы соеддаены с выходами управл ющего триггера, а третий - подключен к выходу злемента ИЛИ, при зтом вход управл емого генератора опорной «частоты соеданен с выходом входного формировател  импульсов , выход подключён к одному из входов умножающего счетчика им ульсов, а выход делител  частоты через первый и второй ключи соединен со входами соответствующих управл ющих счетчиков импульсов. Источники информации, прин тые во внимание при экспертизе 1.Патент США W 3970954, кл. Н 03 В 19/00, 1975.
2. 2.Авторское свидетельство СССР № 375783, кл. Н 03 К 13/20, 1974 (прототип).

   .Ч

   . V v- -:-- . VSHV

   - -ч --:ч .

   .)2065

   febIJi