SU1499458A1

SU1499458A1 - Умножитель числа импульсов

Info

Publication number: SU1499458A1
Application number: SU884361054A
Authority: SU
Inventors: Ремир Владимирович Коровин; Иван Иванович Ковтун
Priority date: 1988-01-07
Filing date: 1988-01-07
Publication date: 1989-08-07

Abstract

Изобретение относитс к устройствам вычислительной и измерительной техники и может быть использовано дл образовани умноженных на целочисленный коэффициент суммы входных импульсов. Цель изобретени - сокращение времени подготовки к работе - достигаетс в результате введени блоков 3₁-3_N элементов И, дешифраторов 5₁-5_N, элемента ИЛИ 7_N и задатчика 6 коэффициента умножени , выполненного в виде последовательно соединенных декад 6₁-6_N. Кроме того, устройство содержит входную шину 1, (К-1) = отводную, где К - основание счислени , линию 2 задержки, блоки 4₁-4_N элементов ИЛИ, элементы ИЛИ 7₁-7_N _-1, счетные декады 8₁-8_N, триггеры 9₁-9_N-1, элементы И 10₁-10_N-1, счетные декады 11₁-11_N переполнени и входы: 12 - последовательной установки и 13 - параллельной установки коэффициента умножени , а также выход 14. 2 ил.

Description

10

3 149945

Изобретение относитс к импульсной технике и может быть использовано в устройствах вычислительной и измерительной техники дл образовани ,умноженных на целочисленный коэффициент суммы входных импульсов.

Цель изобретени - сокращение времени подготовки к работе.

На фиг.1 приведена электронна структурна схема умножител числа импульсов; на фиг.2 - электрическа структурна схема одного из каналов устройства.

Умножитель числа импульсов содер- j жит входную шину 1, (к-1)-отводную, где К - основание счислени , линию 2 задержки, блоков 3j-3, элементов И (блоки вентилей), п блоков элементов ИЛИ, п дешифраторов 5,-5f,, 20 задатчик 6 коэффициента умножени , вьшолненньй в виде последовательно .соединенных счетных декад 6,-6,, основные -7 f,.( и дополнительный 7 элементы ИЛИ, счетные декады 8,-8„, f 25 триггеры 9,- 9., ., элементы И

Каждый блок , вентилей содер жит дев ть элементов И , первые входы которых составл ют первые входы блока 3, вторые входы составл ют вторые входы блока 3, а выходы вл ютс выходами блока 3 вентилей (фиг.2).

Блок 4 элементов ИЛИ содержит (фиг.2) восемь элементов ИЛИ I6g. При этом первые восемь выходов дешифратора кодов 5, соединены с восемью выходами блока 4 элементов ИЛИ через элементы ИЛИ l6,-16g, а дев тый выход дешифратора 5, соединен с дев тым выходом блока 4 непосредственно. Кр йме того, восемь последних выходов блока 4 подключены каждый к второму входу соответствующего элемента ИЛИ 16д-1б,, соединенного с предьщущим выходом.

Лини 2 задержки содержит дев ть идентичных элементов задержки с временем задержки каждого элемента .

Задатчик коэффициента умножени представл ет собой устройство

10

пи. J

а также счетные декады 11,

11 переполнени .

Кроме того, устройство имеет входы последовательной установки коэффициента умножени 12, параллельной установки 13, а также выходы 14 декад. В умножителе числа импульсов входна тина 1 подключена по входу (К-1) , отводной линии 2 задержки, в данном примере выполненную дев тиотводной, восемь первых отводов которой совместно с шиной 1 подключены к соответствующим входам блоков 3-i вентилей вторые входы которых через блоки . элементов ,ИЛИ и дешифраторы f подключены к задатчику 6(-6 коэффициента умножени . Выходы блоков , вентилей через соответствующие элементы ИЛИ подключены к входам счетных декад 8(-8„. Выход переполнени каждой счетной декады, кроме последней 8„, подключе к единичному входу каждого из соот- ветствующих триггеров 94-9., , выход каждого из которых через элементы И 10,-10, соединен с входом установки в ноль и первым входом аналогичны элементов ИЛИ ( . Вторые входы элементов И 10,-10„., подключены к последнему дев тому отводу линии 2 задержки, а выход последней счетной декады 8 п соединен с входом первой декады 11, счетчика 11 переполнени .

0

5

0

5

пам ти, в котором хранитс и при необходимости оперативно мен етс код текущего значени коэффициента умножени числа импульсов. Его конструкци зависит от характера кода значени коэффициента умножени и способа его изменени . Наиболее целесообразным вл етс двоично-дес тичный код. Тогда при изменении коэффициента умножени путем подачи на вход 12 за- датчика 6 числа импульсов, соответствующего новому значению коэффициента умножени , задатчик 6 коэффициента умножени может представл ть из себ просто двоично-дес тичный счетчик импульсов 6,-6п с входом сброса кода предьщущего коэффициента и со счетным входом 12 дл установки очередного значени коэффициента умножени . Выходами задатчика 6 в этом случае вл ютс единичные выходы триггеров счетных декад этого счетчика. Кроме того, по входам 13 возможен параллельный ввод кода коэффициента умно0 жени от ЭВМ.

Дешифраторы 5,-5 преобразуют двоично-дес тичный код соответствующего разр да числа коэффициента умножени в дес тичный позиционный код. При

5 этом, если на выходе дешифратора 5 имеетс код .числа О, сигналы на всех его выходах отсутствуют, если на входах дешифратора 5 f, имеетс двоично-дес тичный код , сигна присутствует на первом верхнем по схеме выходе дешифратора 5, (фиг.2), т.е.,если на входе дешифратора имеетс код числа i, сигнал по вл етс на i-M выходе дешифратора 5. Элемент ИЛИ 16 блока 4 соединены с выходами дешифратора 5 и между собой таким образом, что наличие на входе дешифратора 5„ кода числа i приводит к по влению сигналов на первом, втором ( i-1)-M и i-M выходах блока элементов ИЛИ 4п (фиг.2).

Умножитель работает следующим образом ,

В исходном состо нии (до подачи на шину 1.первого счетного импульса) на выходах задатчика 6 имеетс двоично-дес тичный код коэффициента умножени (дл определенности примем его равным 407), счетные декады 8 и счетчик 1 1 обнулены, триггеры 9 наход тс в нулевом состо нии (цепи предв.ари- тельной установки в нулевое состо ни счетных декад 7, счетчика 11 и триггеров 9 дл упрощени не показаны).

Наличие кода числа 407 в задат- чике 6 приводит к тому, что сигналы на выходах дешифраторов (ДС) присутствуют соответственно на выходе 7 ДС 5(, нулевом выходе ДС 5 и на вы- ходе,4 ДС 5 J.

Наличие сигналов на этих выходах дешифраторов приводит к тому, что на выходах блока 4. имеютс разрешающие сигналы на первых семи выходах, iна выходах блока 4 сигналы отсутствуют и, наконец, на выходах блока 4„ имеютс разрешающие сигналы на пер- вых четырех выходах.

Первый импульс входной последовательности поступает на шину 1, а с нее - на вход линии 2 и на первые входы блоков 3. На блоке 3 этот сигнал поступает на элемент 15, на втором входе которого, соединенном с соответствующим элементом 16, имеетс сигнал. В результате элемент 15,. срабатывает и сигнал с выхода блока 3, через элемент 7 поступает на вход самой младшей счетной декады 8,. Аналогично на вход самой старшей третьей счетной декады проходит пульс, поступивший на первый вход блока 3. Импульс, поступивший на первый вход блока 3„,на выход блока не попадет, так как на один из элементов 15 этого блока не поступает

с соответствующего блока 4 разрешаю щий сигнал.

0

5

0

Последовательно с задержкой &

J

на выходах линии 2 по вл ютс еще . восемь импульсов. Импульс с первого отвода поступает на вторые входы блоков 3 (элементы 15) и проходит на выходы блоков 3, и 3. Аналогично проход т на выходы тех же блоков импульсы с второго и третьего отводов линии 2. Импульсы с четвертого, п того и шестого отводов линии 2 проход т только на соответствующие выходы блока 3 (через элементы 155.-15). Импульсы с седьмого и восьмого отводов линии 2 не проход т ни через один блок 3. Сигнал с последнего, дев того , отвода линии 2 поступает на.входы элементов 0 и-10.

Таким , на вход счетной де кады 8 4 с выходов блока 3 через элемент 7 поступает последовательно семь импульсов, в результате чего в счет - 5 ной декаде 8 фиксируетс число 7.

На вход второй счетной декады 8 с . выходов блока 3 через элемент 7 не поступает ни один импульс, в результате чего в счетной декаде оста30

40

етс зафиксированным число О. Па

вход счетной декады 8 с

ка

выходов бло3 через элемент 7 поступает последовательно четьфе импульса, в результате чего в счетной декаде фиксируетс число 4. Поскольку ни одн 35 из счетных декад не переполн етс , то сигналы на- единичные входы триггеров 9 не поступают, триггеры продолжают оставатьс в нулевом состо нии, в результате чего на вторые входы элементов 10 сигналы не поступают, а значит, и сигнал на первых входах элементов 10 с дев того отвода линии 2 не проходит через элементы 10.

45 Рассмотрим реакцию устройства на второй входной импульс. Сам входной импульс с шины 1 поступает на первые входы блоков 3 (на элементы 15) и на линию 2. С выхода блока 3 этот

50 импульс попадает через элемент 7 на

вход первой счетной декады 8 , в

результате чего в ней фиксируетс

число 8. С выхода нижнего блока

3 fi этот импульс попадает через эле55 мент 7 на вход третьей счетной декады 8, в результате чего в ней фиксируетс число 5. На вход второй .- счетной декады 82 сигнал не поступал, она по-прежнеь у фиксирует число О,

Сигнал с первого отвода линии 2 проходит через элементы 15 блоков 3, и 3 и соответствующие элементы 7 на входы первой 8( и третьей 8 счетных декад, в результате чего перва счетна декада фиксирует число 9, а треть счетна декада фиксирует число 6.

Сигнал с второго отвода линии 2 проходит через соответствующие блоки 3 и соответствующие элементы 7 на : входы первой и третьей счетных декад 8, в результате чего треть счетна декада фиксирует число 7, а перва декада из положени 9 переходит в положение О, т.е. переполн етс и своим выходным сигналом переводит триггер 94 из нулевого состо ние в единичное, которое в виде сигнала подаетс на один из входов элемента 10.

Сигнал с третьего отвода линии 2 проходит через соответствующие блоки 3 и элементы 7 на входы первой и третьей счетных декад 8, в результате чего перва счетна декада фиксирует число 1, а треть - число 8

Сигналы с трех последующих отводов линии 2 проход т только через первый блрк 3, откуда через соответствующий элемент 7 - на вход первой счетной декады, фиксиру в ней последовательно числа 2, 3 и 4. Сигналы с седьмого и восьмого отводов линии 2 не проход т через блок 3, следовательно, числа, зафиксированные в счетных декадах 8, остаютс без изменени .

Сигнал с последнего, дев того отвода линии 2 поступает на вторые вхо ды элементов 10. При этом на первый вход первого элемента 10. с триггера 9| поступает единичный сигнал, следовательно , сигнал по вл етс на выход элемента 10 и через- элемент 7 про- ходит на вход второй счетной декады, фиксиру в ней число 1.

Таким образом, перед поступлением на шину 1 третьего импульса в счетны декадах 7 зафиксировано число 814, что представл ет число 2 (число уже поступивишх на щину 1 импульсов ) , умноженное на 407 - коэффициент умножени .

С по влением каждого последующего импульса число, зафиксированное в счетных декадах увеличиваетс на

Claims

заданньш задатчиком 6 коэффициент умножени . Формула изобретени

Умножитель числа импульсов, содержащий (к-1)-отводную линию задержки, где К - основание счислени , п блоков элементов ИЛИ и п счсгтных декад, п-1 триггеров, п-1 элементов И и п-1 элементов ИЛИ, а также группу последовательно соединенных счетных декад переполнени , причем (К-1)-й вывод линии задержки соединен с первыми входами всех элементов И, второй вход каждого из которых соединен с выходами соответствующего триггера вход установки каждого из которых соединен с вьгходами соответствующего элемента И и первым входом соответствующего элемента ИЛИ, выход каждого i-ro из которых соединен с входом ()-й счетной декады, при этом выход переполнени каж/т,ой из счетных декад кроме п-й старшей, соединен с управл ющим входом соответствующего триггера, а выход переполнени п-й старшей счетной декады соединен с входом первой счетной декады переполнени , отличающийс тем, что, с целью повышени эффективности в работе путем сокращени времени подготовки, в него введены и блоков элементов И и п дешифраторов, п-й элемент ИЛИ и задатчик коэффициента умножени , вьшолненный в виде последовательно соединенных и счетных декад, входы предварительной установки каждой из которых вл ютс входами параллельной записи кода коэффициента умножени , а счетный вход первой, младшей, декады вл етс входом последовательной записи кода коэффициента умножени J при этом выходы каждой из декад задатчика коэффициента умножени через соответствующий дешифратор соединены с входами соответствующего блока элементов ИЛИ, выходы каждого из которых вл ютс первой группой входов соответствующего блока элементов И, втора группа входов которого подю1ючена к началу и первым в осьми отводам линии задержки , причем выходы первого блока элементов И через п-й элемент ИЛИ объединены с входом первой младшей, счетной декады, а выходы каждого из остальных блоков элементов И подключены к входам, начина с второго, соответствующего блока элементов ИЛИ.

г

0/л6„.

/J

J

/

фиг.1