SU945970A1 - Многоканальное устройство задержки импульсных сигналов - Google Patents

Многоканальное устройство задержки импульсных сигналов Download PDF

Info

Publication number
SU945970A1
SU945970A1 SU813230914A SU3230914A SU945970A1 SU 945970 A1 SU945970 A1 SU 945970A1 SU 813230914 A SU813230914 A SU 813230914A SU 3230914 A SU3230914 A SU 3230914A SU 945970 A1 SU945970 A1 SU 945970A1
Authority
SU
USSR - Soviet Union
Prior art keywords
delay
output
counter
pulse
input
Prior art date
Application number
SU813230914A
Other languages
English (en)
Inventor
Юрий Александрович Мандрыгин
Original Assignee
Предприятие П/Я А-3312
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3312 filed Critical Предприятие П/Я А-3312
Priority to SU813230914A priority Critical patent/SU945970A1/ru
Application granted granted Critical
Publication of SU945970A1 publication Critical patent/SU945970A1/ru

Links

Landscapes

  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

1
Изобретение относитс  к импулвсной технике и может использоватьс  при построении устройств.автоматики.
Известно устройство дл  задержки импульсов, содержащее две пересчетные схемы, входы которых соединены с выходами соответствующих вентилей , управл емых триггерами, и одну вспомогательную пересчетную схему, соединенную с матрицей, генератор счетных импульсов, подключенный к другим входам вентилей, собирательную схему, дополнительный вентиль и триггер, вход устройства соединен через дополнительный вентиль с одним входом собирательной схемы и единичным входом дополнительного триггера, управл емого вспомогательной пересчетной схемой, второй вход вентил  подключен к единичному выходу дополнительного триггера, нулевой выход которого св зан с третьими входами основных вентилей, а цепи сброса основных пересчетных схем присоънинень к выходу вспомогательной пересчетной схемы Cl .
Это устройство позвол ет за1держиг, вать апериодическую последователь- . ность импульсов, если.период следовани  импульсов больше времени задержки , но не может задерживать импульсы на врем  большее периода их следовани .
Наиболее близким по технической сущности  вл етс  устройство дл  задержки импульсов, содержащее гене- : ратор тактовых импульсов, выход кото роТб св зан параллельно с двум  входами элементов И, управл емых соот- ветствующими триггерами, выходы которых св заны с входами соответству (ощих счетчиков. Выход первого счетчика св зан с входом блока сравнени  через запоминающее устройство, а выход второго счетчика - непосред- , ственно. Это устройство также содержит формирователь задержки и третий .элемент И, входы которого соединены с соответствующими поразр дными вых дами второго счетчика, а выход его св зан с входом первого триггера С2 Это устройство позвол ет задержи вать импульсы так, что в зависимости от частоты их следовани  задержанный импульс опережает последу ющий импульс на посто нную величину Зто устройство не может задерживать входной импульс на врем , большее в два и более раз частоты их поступ лени .. Цель изобретени  - расширение функциональных возможностей устройства задержки импульсных сигналов.Дл  достижени  указанной цели, в устройство задержки импульсных сигналов , содержащее п.каналов задержки , каждый из которых состоит из последовательно включенных элемента пам ти, ключа и счетчика генераторов тактовых импульсов, выход .которого соединен с вторым входом ключа каждого канала задержки, введены счетчик задерживаемых импульсов и дешифратор, входы которого подключе к соответствующим выходам счетчика, подключенного входом к входу устройства , выходы дешифраторов соединены с входами соответствующих элементов пам ти, последний выхс1д дешифратора соединен с входом установки нул  счетчика задерживаемых импульсов, собирательный элемент, а в каждый канал задержки введен формирователь выходного импульса, вь1ход которого соединен с входами установки нул  соответствующих элемента пам ти и счетчика, при это входы собирательного элемента подключены к выходам формирователей выходного импмльса каждого канала. Такое техническое решение позвол ет задерживать входной импульс на любое число п тактов работы устройств-а . Это бывает необходимо в роторных машинах, когда сигнал, получаемый на одной позиции ротора, должен реализоватьс  в установке через несколько тактов на другой позиции ротора. На фиг.1 изображена функциональна  электрическа  схема многоканального устройства задержки импульсных сигналов; на фиг.2 циклограмма , по сн юща  работу устройства. Устройство состоит из счетчика задерживаемых импульсов, счетный вход которого  вл етс  входом устройства . Поразр дные выходы счетчика 1 соединены с входами дешифратора 2. Первый выход дешифратора 2 св зан с входом элемента пам ти 3 первого канала задержки 4. Выход эле мента пам ти 3 св зан с одним входом ключа- 5, выход которого св зан ccf счетчиком 6. Счетчик 6 служит дл  задани  времени задержки импульса, которое выражаетс  числом счетных им пульсов, поступающих с частотой тактового генератора 7. Выход .счетчика 6 св зан с входом формировател  . выходного сигнала 8. Формирователь выходного сигнала 8 служит дл  формировани  амплитуды и длительности выходного задержанного сигнала . Он представл ет собой изве стную схему,,выход которой св зан с входом собирательного элемента 9, а также с входами установки нул  элемента, пам ти 3 и счетчика 6. Последний п -ый выход дешифратора 2 св зан с входом элемента, пам ти ч -го канала задержки 8, а также с входом установки нул  счетчика 1 задерживаемых импульсов , п -ый канал задержки 10 аналогичен первому блоку задержки k и служит дл  задержки п -го .импульсного сигнала на п тактов.Собирательный элемент 9 представл ет собой элемент И на п. входов, он служит дл  объе.динени  выходов всех блоков задержки на один выход. Генератор тактовых импульсов 7  вл етс  датчиком дискретных сигналов задержки импульсов. Выход генератора 7 соединен с вторыми вх&дамиключей всех п блоков задержки 7 и 8. Работа устройства происходит следующим образом. Задерживаемый на п тактов импульс поступает на счетный вход счетчика 1. Счетчик 1 насчитывает единицу и на первом выходе дешифратора 2 по вл етс  сигнал, который поступает на вход эленента пам ти 3 и измен ет его состо ние так, что на выходе, св занном с входом ключа 5, по вл етс  сигнал, разрешающий поступление-тактовых импульсов с генератора 7 на выход ключа 5.При этом с приходом тактового импульса счетчик 6 насчитает единицу. Если также , следующим за первым тактом, снова приходит задерживаемый импульс на бход счетчика 1, то на втором выходе дешифратора 2 по витс  сигнал, коГорый поступит на вход элемента пам ти во втором блоке задержки и с помощью его даст разрешение на прохождение тактовых импульсов на вход счетчика второго канала задержки и так далее. С приходом п -го задерживаемого импульса на вход счетчика 1 на п -ом выходе дешифратора 2 по вл етс  сигнал, который через элемент пам ти и ключ разрешает прохождение импульсов с выхода генератора 7 на счетный вход счетчика п -го канала задержки 10. Счетчик 6 первого канала задержки А суммирует тактовые импульсы и на входе счетчика 6 по вл етс  сигнал, который запускает формирователь 8 выходных импульсов . Импульс, сформированный по амплитуде и длительности с выхода формировател  выходных импульсов 8 поступает на вход собирательного элемента 9 и по вл етс  на его выходе. Этот же импульс с выхода формировател  выходного импульса 8 поступает на входь установки в нуль элемента пам ти 3 и счетчика 6 и устанавливает их в исходное состо ние. Такие же пр цессы происход т во всех каналах задержки, причем в каждом последующем канале задержки относительно предыдущего накоплено на один импульс меньше. С приходом п -го задерживаемого импульса на п-ом выходе дешифратора 2 по вл етс  си1- нал, который запускает в работу кана задержки 10 П -го канала и поступае на вход установки в нуль счетчика 1 и устанавливает его в начальное состо ние.
После этого работа устройства повтор етс . Отсутствие :п задерживаемых , импульсов в тактах не сбивает работу, устройства,-но при этом цикл работы его повтор етс  не через п тактов, а через п -1 тактов .
Работа устройства по сн етс  цик лограммой фиг.2), где на эпюрах показаны сигналы в различных точках схемы. На эпюре 1 показаны п ть сип налов, каждый из которых необходимо задерживать на п ть тактов, причем в четвертом такте задерживаемый сип нал отсутствует. Эти сигналы поступают на счетный вход счетчика 1. На эпюре 2 показаны сигналы ни-выходе генератора тактовых импульсов, которые поступают на входы всех каналов задержки. На эпюре 3 показан
импульс на первом выходе дешифратора 2, а на эпюре 4 - импульс на . п том выходе дешифратора. Импульс, показанный на эпюре 3, воздействует на элемент пам ти 3 первого канала задержки k, .который видает на вход ключа 5 разрешающий импульс, который показан на эпюре 5. На эпюре 6 локазан разрешающий импульс с элемента пам ти п того канала задержки. Разрешающий импульс на входе ключа 5 первого канала задержки пропускает на вход счетчика 6 тактовые сигналы (эпюра 2). Счетчик 6 считает.
п ть импульсов, после чего.выдает сигнал, показанный на эпюре 5. Этот сигнал запускает канал формировател  выходного импульса, который выдает сигнал, показанный на эпюре 9. Этот
сигнал устанавливает счетчик 6 и элемент пам ти 3 в начальное состо ние.. Задержка второго, третьего, четвертого и п того импульсов эпюры 1, осуществл етс  во втором, третьем, четвертом и п том каналах задержки. Импульс , показанный на эпюре , воздействует на элемент пам ти 3 п того канала задержки который выдает на вход ключа 5 разрешающий i-гмпульс, показанный на эпюре 6. Разрешающий импульс на входе ключа п того канапа задержки пропускает на вход счетчика п того канала задержки п ть тактовых импульсов , которые счетчик считает. Насчитав п ть импульсов,счетчик выдает сигнал, показанный на .эпюре 8. Этот сигнал запускает формирователь выходного импульса п того канала задержки , который выдает сигнал, показанный на эпюре 10. Этот сигнал устанавливает счетчик и элемент пам ти п того канал задержки в начальное состо ние. Сигнал, показанный на эпюре , также устанавливает в начальное состо ние счетчик 1 задерживаемых сигналов. Сигналы с выходов формирователей выходного импульса всех каналов задержки поступают на входы собирательного з(лемента 9 на . выходе которого возникают сигналы, которые показаны на эпюре 11. Каждый импульс приведенный на эпюре- 11 задержан относительно соответствующих импульсов приведенных на эпюре 1 на п ть тактовых сигналов, приведенных
на эпюре 2.

Claims (2)

  1. Формула изобретени  Многоканальное устройство задержки импульсных сигналов, содержащее tl. каналов задержки, каждый из которых состоит из последовательно включенных элемента пам ти, ключа и счетчика , генератор Тактовых импульсов, выход которого соединен с вторым входом ключа каждого канала задержки, отличающеес  Тем, что, с цель расширени  функциональных возможностей в него введены счетчик задержива емых импульсов и дешифратор, входы ко торого подключены к соотёетствующим выходам счетчика, подключенного входом к входу устройства, выходы дешифратора соединены с входами соответствуюших элементов пам ти, послед НИИ выход дешифратора соединен с входом установки нул  счетчика задерживаемых импульсов, собирательный элемент, а в каждый канал задержки введен формирователь выходного импульса , выход которого соединен с входами установки нул  соответствующих им элемента пам ти и счетчика, при этом входы собирательного элемента подключены к выходам формирователей . ВЫХОДНОГО импульса каждого канала . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № ,кл. Н 03 Н 7/30, 15.10.70. .
  2. 2. Авторское свидетельство СССР № 52955, кл. Н 03 К 5/153, 15,0t,75.
    in п п п
    пппппппппппппп
SU813230914A 1981-01-05 1981-01-05 Многоканальное устройство задержки импульсных сигналов SU945970A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813230914A SU945970A1 (ru) 1981-01-05 1981-01-05 Многоканальное устройство задержки импульсных сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813230914A SU945970A1 (ru) 1981-01-05 1981-01-05 Многоканальное устройство задержки импульсных сигналов

Publications (1)

Publication Number Publication Date
SU945970A1 true SU945970A1 (ru) 1982-07-23

Family

ID=20936785

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813230914A SU945970A1 (ru) 1981-01-05 1981-01-05 Многоканальное устройство задержки импульсных сигналов

Country Status (1)

Country Link
SU (1) SU945970A1 (ru)

Similar Documents

Publication Publication Date Title
SU945970A1 (ru) Многоканальное устройство задержки импульсных сигналов
SU978098A1 (ru) Преобразователь временных интервалов
SU917172A1 (ru) Цифровой измеритель временных интервалов
SU1071968A1 (ru) Цифровой фазометр
SU1051727A1 (ru) Устройство дл контрол работоспособности счетчика
SU1095089A1 (ru) Цифровой измеритель частоты
SU627585A1 (ru) Способ преобразовани числового кода в интервал времени
SU571912A1 (ru) Делитель частоты с программным управлением
SU1288906A1 (ru) Счетное устройство
SU463978A1 (ru) Многоканальный дискретный коррел тор
SU1251707A1 (ru) Устройство дл измерени интервалов времени
SU1653145A1 (ru) Устройство задержки
SU453722A1 (ru) УСТРОЙСТВО ДЛЯ ПОДСЧЕТА ИМПУЛЬСОВФ|R П т г:L—•' I \ 3 ;-^Ш €;-5Л--^г«!s3^4 C-^-.'^.J-
SU1169170A1 (ru) Преобразователь цифрового кода в частоту следовани импульсов
SU568170A2 (ru) Устройство дл контрол состо ни канала св зи
SU1411702A1 (ru) Устройство дл измерени интервалов времени
SU756632A1 (ru) Преобразователь двоичного кода во временной интервал 1
SU1277351A1 (ru) Умножитель частоты следовани импульсов
SU386424A1 (ru) УСТРОЙСТВО дл СОКРАЩЕНИЯ ИЗБЫТОЧНОСТИ ДИСКРЕТНЫХ СИГНАЛОВ
SU945971A1 (ru) Формирователь импульсов
SU894844A1 (ru) Устройство дл формировани серии импульсов
SU1569954A1 (ru) Цифровой частотный различитель
SU1652986A1 (ru) Устройство дл селекции признаков при распознавании образов
SU1420648A1 (ru) Формирователь импульсных последовательностей
SU390671A1 (ru) ВСЕСОЮЗНАЯ RATXt* !'!•'!'» ••'t"';.';?!^::ii;^if и