SU732880A1 - Устройство дл решени дифференциальных уравнений - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано дл  решени  с заданной точностью однородных линейных дифференциальных, уравнений с посто нными коэффициентами. ;

Известно устройство дл  решени  дифференциальных уравнений, содержащее блоки умножени  функций и переменных, ит-8граторь 1, сумматор, регистры приращений , элементы И, сумматоры приращений , коммутатор к запоминающе-е устройство коэффициентов.

При решении дифференциальных уравнений примен етс  структурное моделирование с использованием численных методов интегрировани , характ9ризующи.хс  трудностью выбора шага, Данное устройство обладает невысоким быстродействием вследствие ограничени  скорости передачи переполнений и невысокой точностью решений вследствие использовани  численных методов интег рировани  l ,

Наиболее близким по технической сущности к предлагаемому изобретению  вл етс  устройство, содержаЩба регистр функции, регистры производных, регистры приращений функции, производных и аргумента , регистр старшей производной, регистры посто нных и переменных коэффициентов , блоки анализа, триггеры знаков, коммутатор, блок сдвига и блок элементов ИЛИ|:27.

10

В этом устройстве решение дифферен-. циального уравнени 

.,Ха,,-.Л.

) (Л h-1

15

на интервале Х,, при начальных услови х s/(,) }ipoHcx.owT путем вычислени  р дов Тейпор а с шагом .j jsIliiiL формулируемых дл  каждой точки интерн20 вала.

Точность вычислений с использованием р да Тейлора зависит при заданной величине шага/ от количества членов р да.

.причем, чем большее количество членов. р да участвовать в вычислени х, тем с большей точностью будет получен результат.

Поскольку количество членов в р дах

Тейлора дл  :/.;,v,4i,....vf;-; .

уменьшаетс  на единицу с каждым повыш нием пор дка производной, то при .заданной величине шага, ,V 1rfбудут вычислены с различной точностью, что скаЖетс  на точности решени  в следующей точке интервала. Следовательно, неодинаковое количество членов в р дах Тейлора дл  значений, опред8л ю11щ.х вычислительный процесс 6 данном устройств понижает точность решени .

Из сопоставлени  р да Тейлора дл  и решаемого дифференциального уравнени  следует, что число членов у -ipi одинаковое. Следовательно, зависимость количества членов р да Тейлора дл  от пор дка решаемого днффере1щиального уравнени  также понижает точность решени .

По полученному значению р да Тейлора дл   вл ющемус  решением диффере щиального уравнени  в точке ( 1+1) интервала, нельз  судить о точности результата, поскольку неизвестно точное значение решени  в этой точке, по которому можно его контролировать, Следовательно, отсутствие контрольной величины дл  контрол  точности решев точке ( i +1) интервала

НИЯ U

1-и

и самого контрол  также понижает точность решени .

Чтобы получить решение дифференциального уравнени  с требуемой точностью , необходимо выбрать соответствующую величину шага. Дл  этого необходимо сравнение контрольных решений с половинной, одинарной и удвоенной величинами вз того шага, В случае неудовлетворительного расхождени  результатов коетгропьных решений, у)казанна  процедура подбора соответствующей величины шага продолжаетс . Необходимость подбора требуемой величины шага значительно увеличнваегг врем  получени  решени .

Последовательный во времени характер вычислительного прсщесса также понижает быстродействие данного устройства ,

Цель изобретени  - повьциение быстродействи  точности при решении однородных линейных дифферанциальньк уравнений с посто нными коэффициегпгами.

Claims (1)

1. Поставленна  цель достигччетс:.  тем, что в устройство содержащее регистр функции, регистры производньк, регистр приращений аргумента, регистры посто нных коэффициентов, блок управлени , вьпсоды которого подсоединены к управл ющим входам регистра приращений аргумента и регистров посто нных коэффициентов , введены блоки умножени , сумматор , блоки вычислени  членов р дов Тейлора положительного аргумента и блок вычислени  членов р да Тейлора отрицательного аргумента, накопители значений функции и производных положительного аргумента, накопитель значений функции отрицательного аргумента с сема сравнени , регистр предпрёдыдущего значени  функции и регистр предьщущ ег6 значени  функции, группы элементов И, причем регистры производных, и регистр функции соединены последовательно в пор дке убьюани  пор дка производной , выходы каждого регистра производных и регистра функции соединены с первыми- входами соответствующих блоков умножени , второй аход каждого блока умножени  соединен с БЬРСОДОМ соответствующего регистра посто нньк коэффициентов, выходы блоков умножеви  соединены с входами сумматора, выход которого соединен со входом регистра . ( 11-1)-ой производной, выходы регистров производньрс и регистра функдин соединены с первыми акодами соответствующих блоков вычислени  членов р де) Т-ейлора положительного аргумента , выходы которых соединены соответственно с входами накопителей значений производных и накопител  значений функ- НИИ попо штельного аргумента, выходы когорьк через группы элементов И соединены соответственно со входами регистров производных и регистра функции, выход регистра функции соединен с первым входом блока вычислени  членов р да Тейлора отрицательного аргумента выход которого соединен со входом накопвргеп  значений функции отрицательного (аргумента, вход регистра предьщущего значени  функции через группу элементов И соединен с выходом накопител  значений функции поло сительного аргумеирга , выход регистра предьщущего значени  функции соединен со в.ходом регистра преднрёдыдущего значени  функции вкоды схемы сравнени  соединены соответственно с выходами накопител  значений функиин отрицательного аргумента 573 и регистра предпредыдущего значени  функции, ыход схемы сравнени  соединен с управп пошими входами групп зпемеш-ов И, регистров предпредьщущего значени  функции и предыдущего значени  функции, с первыми управл ющими входами регистра функции и регистров производных и с входом блока управлени , вторые в,ходы всех блоков вычислени  членов р дов Тейлора положительного аргумента и вычислени  членов р да Тейлора отрицательного аргумента соединены с выходом регистра приращений аргумента, управл ющие входы накопителей значений производных положител ного аргумента, значений функции положительного аргумента значений функции отрицательного аргумента, блоков вычислени  членов р5здов 1ейлора положительного аргумента и вьгаислени  членов р да Тейлора отрицательного аргумента и вторые управл ющие нходы регистра фун ции и регистров производных .соединены с соответствующими выходами блока управлени . Кроме того каждый блок вычислени  членов р да Тейлора содержит группу элеме№гов И, регистр, узел делени  и два узла умножени , причем второй вход блока соединен с входами группы элемен тов И, с первым входом первого узла ум ножени , выход которого и вькоды групп элементов И соединены с соответствующими входами регистра, ВЬРСОД которого подключен к первому входу узла делени  вькод узла делени  соединен со вторым входом первого узла умножени  и с первым входом второго узла умножени , вы ход которого  вл етс  вькодом блока, первый вход блока соединен со вторым входом второго узла умножени , управл ющий вход блока соединен с управл ющими входами группы элементов И, регистра , узла делени , узлов умножени  и со вторым входом узла делени . На фиг. 1 представлена схема устройства; на фиг. 2 - схема реализации блока вычислени  членов р да Тейлора. В состав схем, изображенных на фиг. 1 и фиг. 2, вход т регистр l(j функ ции и регистры 1...J. .производных, где Л -пор док дифференциального уравнени , блоки умножени  2... 2, регист ры посто нных коэффициентов 3j, сумматор 4, блоки 5 - вычислени  членов р дов Тейлора положительного аргумента, блок 6 вычислени  членов р да Тейлора отрицательного аргу7fj значений мента, накопители функций и производных положигельнс ч) аргумента, накопитель 8 значени  функции отрицательного аргумента, схема 9 сравнени , регистр Ю, предпредыдущего значени  функции регистр 11 предыдущего значени  функции, группы .. элементов И, 4 егистр 13 приращений аргумента и блок 14 управлени  группа 15 элементов И, регистр 16, узел 17 делени , узлы 18,19 умножени , Устройство работает следующим образом . Пусть требуетс  решить однородное линейное дифференциальное уравнение с посто нными коэффициентами (1) при начальных услови хXotJ CHOPS(o,..., Предположим, что предварительно в точке х( о 11, где шаг принимает значени  О, найдены точные значени  1СЦ1 с 1- 1 которые принимаютс  в качестве новых начальных условий. Эти значени  могут быть вычислены в подготовительном режиме. В исходном состо нии коды У(n.),l.V , занос тс  в регистры функции и производных. 1р- ln- коды посто нных коэффициентов в регистры посто  ных коэффицие1ггов 3 - 3, в регистр 1О предыдущего значени  функции код -j (ч) - в регистр 11 предыдущегс значени  функции, код ti - в регистр 13 приращений аргумента. Накопители8 и 7o-7 значений функ-, циИ и производных установлены в нулевой состо ние. В нулевом такте, под воздействием управл ющего сигнала,; поступающего с выхода блока 14 управлени  на управл ющие входы регистров функции и производных регистров посто нных коэ;ффициеигов , коды УСХ),...,М выходов регистров посто нных коэффициентов поступают соответственно на входы блоков 2д-2 ц- умножени , где они умножаютс . Полученные произведени  с вькодов этих блоков поступают на аход сумматора 4, на выходе которого образуетс  код старшей производной. . Параллельно во времени, в том же нулевом такте, под воздействием управл ющего сигнала, поступающего с выхода блока 14 управлени  на управл ющий аход регистра 13 приращений аргуметга и управл ющие входы блоков 6 и вычислени  членов р дов Тейлора с выхода регистра 13 приращений аргумента 773 на вторые входы блоков 6 и 5. вычислени  членов р дов Тейлора только в этом такте, поступает код Vi l, а во всех последующих тактах . На первью аходы ЭТИ.Х блоков поступают коды с выходов регистров i о t И-Ч функции и производных. Коды с выходов блоков 6 и 5 -St.. вычислени  членов р дов Тейлора только в этом такте, без изменений соответственно поступают на входы накопителей 8 и 7р- 7, где они запоминаютс . Код с выхода накопител  8 значени  функции поступает на вход схемы д срав нени , на второй аход которой поступает код с выхода регистра 10 предпр8 дьщущего значени  функции. Если коды не равны, то на выходе схемы 9 сравнени  формируетс  сигнал, равный нулю, а при равенстве кодов с заданной точностью на выходе этой схемы формируетс  сигнал, равный единице. Предположим что на выходе схемы 9 сравнени  сформирован сигнал, равный нулю. Тогда, по окончании действи  управл ющего сигнала , поступающего с выхода блока 14 управлени , произойдет сдвиг кодов в регистрах 1 - 1 функции и производных на один регистр вправо и запись кода старшей производной с выхода сумматора 4 в регистр производной-l,.. Таким образом, по окончании нулевого такта, в регистрах 1 -, lj функ ции и производньк будут находитьс  коды a(Xt),y4X;,),...,:J(x,),a в накопител .х 8 И 7 - 7 значений функций и производньрс - соответственно коды У () и у (Kn),..,). В первом такте устройство работает так же как и в нулевом за исключением того, что блоками 6 и 5(,- 5 |. вычислени  членов р дов Тейлора 6 и будут со- ответственно вычислены коды членов р дов , ейлора (x Hv(X,,CX):J|г (и) fJ I - -Jl .,):jT-B накопител х значений функций и производных 8 и 7р -г7 будут соответственно накоплены коды MCx,V-iVtx,i- uf)U,-) А V(x,iW(vl,.... предположить, что при сравнении схемой 9 сравнени  кода, поступающ го с выхода накопител  8 значени  функ ции, с кодом поступающим с вькода регистра 10 прёдпредыдущего значени  функц на ее выходе формируетс  сигнал, рав0 ный нулю, то по окончании первого такта в регистрах IQ - l. функции и пройзводньис удут находитьс  коды а (х) )С),а в накопител х значений функций и производных 8 и JQ- 7, соответственно будут накоплены коды cx,)-.yu,)HiL,;,(,.,44,, (x,).y( ,.,%. k.I . J,.. -. t.1 Во всех последующих 1 тактах работа устройства повтор етс  до тех пор пока накопленный в накопителе 8 значени  функции код р да )--y() 4...+ представл ющий функцию )B точке тем точнее, чем больше членов р да будет сформировано, не сравн етс  с заданной точностью с точным значением кода, хран щимс  в регистре 10 предпредьщущего значени  функции, .С той же точностью в накопител х 7д - 7f значений функции и производньк будут накоплены, соответственно, коды р дов представл ющие коды функи производных (,j),d (ХД..., ции,и2) Xj X -v-h it 1У., ) в точке В этом случае, на выходе схемы 9 сравнени , при сравнении кодов, поступающих на ее входы соответственно с выходов накопител  8 значени  функции и регистра 10 прёдпредыдущего значени  функции ,формируетс  сигнал, равный единице. Этот сигнал, поступа  с выхода схемы 9 сравнени  на входы групп i --12 элементов И, управл ющие входы регистров IQ - 1 ) функции и производньк управл ющие входы регистров предьщущего 11 и предпредьщущего 1О значений функций, нход блока 14 управлени  осуществл ет передачу с накопи f Q - 7j . значений функции и телей 7 производньрс соответственно через группы 12у,,( элементов И на регистры функции и производных кодов функции и производных, которые принимаютс  в качестве новых начальных, условий}сприем в регистр 11 предьщущего значени  функцией с накопител  7 значени  функции черезгруппу 12 элементов И кода ч (Х прием в регистр 10 предыдущего значени  функции с регистра 11 предыдущего значени  фушсцИи кода -jCx) ; установку посредством блока 14 управлени  в нулевое состо 97 ние накопителей значений функции и про изводнык| настройку блока 14 управлени  на вьшолнение нулевого и всех посл дутощи-Х тактов. По окончании It-го такта в регистра 1(3 - 1ц- функции и производных будут находитьс  коды представл ющие новые .начальные услови , а в накопител х 8 и 7f) - 7у .значений функции и производных - нули. Затем, аналогично описанному, выполн ютс  нулевой и все последующие такты, в результате чего определ ютс  коды функции и производньк в точке Xj X - ilОписанный процесс можно продолжить вправо сколь угодно далеко дл  всех пос ледующих точек аргумента с шагом г1 , причем переход от предыдущей точки к посл.едующей производитс  лишь только п достижении требуемойточности решени . значени  (-1)h Присвоив шагу h можно получить и продолжить решение влево сколь угодно далеко и дл  всех последующих точек аргумента с шагом (-:.)- . , Работа блока вычислени  членов р да Тейлора по сн е1-с  на примере работы блока 5jj . Блок вычисл ет коды членов р да Тейлора, которые в общем виде предста л ютс  выражением . где i 0,1,2... - пор док производной , совпадающий с номером такта, а 3 1, 2, ., номера точек аргумента. В качестве исходного состо ни  при работеблока в 1-ом такте принимаетс  состо ние, когда в регистре 16 установлен код .; ..М ч; , а в узлах 18 и 19 ( ) умножени  соответственно установлены коды (ц..)) и tKl. При выполнении i-г такта под воздействием управл ющих си1 налов, поступающих с выхода блока 14 управлени  по управл ющему входу блока 5д вычислени  членов р да Тейлора на управл ющие входы узла-17 делени , а также узлов 18, 19 умножени  и регист ра 16, происходит деление кода .. на код 1 , которые поступают в узел 17 делени  соответственно с выхода ре .гистра 16 и с выхода блока 14 управлени . В этом же такте производитс  умножение поступающих с узла 17 деле ни , на входы узлов 18 и 19 умножени  цифр частного CQ,C,C,J,...на установлен010 ные в узлах 18, 19 умножени  коды 5 (з )и И f а также осуществл етс  прием получающегос  произведени  на вход регистра 16 с выхода узла 19 умножени . По окончании выполнени  указанных операций в регистре 16 будет установлен код -iVj- , а в узле 18 умножени  - ) -jy- , который поступает на накопитель 7 значени  функции положительного аргумента. На этом выполнение i -го такта заканчиваетс . Если учесть, что в очередном такте i увеличиваетс  На единицу, то в регистре 16 дл  нового i будет фактически установлен код .) ) а в узлах 18 и 19 ixo. умножени  соответственно кодыа . Исходное состо ние в нулевом такте обеспечиваетс  путём подачи кода h 1 через группы 15 элементов И на вход регистра 16 и кода h 1 на узел 19 умножени  с выхода двойной олины регистра 13 приращений аргумента, в каждой половине которого хран тс  коды tl 1 и ii 1, по второму входу блока вычислени  членов р да Тейлора 5 , а также кода:з1 )г; (jtj) на узел 18 умножени  с выхода регистра 1д функции, по первому ах оду блока 5р вычислени  членов р5ща Тейлора Это происходит под воздействием управл5пощего сигнала, поступающего на , управл ющие входы группы 15 элементов И, регистра 16, блоков 18, 19 умножени  с вьрсода блока 14 управлени  по управл ющему входу блока 5 вычисле- ни  членов р да Тейлора. Поскольку код Vl 1 нужно-установить только в нулевом такте, то сигнал с управл ющего входа Группы 15 элементов И снимаетс  на врем  выполнени  всех последующих тактов. При выполнении нулевого, а затем первого тактов на вход узла 17 делени  с блока 14 управлени  подаетс  (сод 1. Исходное состо ние во всех последующих тактах обеспечиваетс  путем подачи кода на узел 19 ут лножени  с выхода одной из половин регистра 13 .приращений аргумента, кодов (цл) на уэел 18 умножени  с выхода регистра 1{ функции под воздействием управл ющего сигнала, поступающего на управл ющие входы узлов 18, 19 умножени  с выхода блока 14 управлени  и фиксации кода в регистре 16, поступившего в него при выпопнении предыдущего такта. Формула изобретени  1, Устройство дл  решени  дифференци .альных уравнений j содержащее регистр функции, регистры производньк, регистр приращений аргумента, регистры посто нных , коэффициентов, блок управлени , выходы которого подсоединены к управл ющим входам регистра приращений аргу мента и регистров посто нных, коэффициен тов, отличающеес  тем, что, с цепью повышени  быстродействи  и точ ности при решении однородных линейных дифференциальных уравнений с посто нными коэффициентами, в него введены блоки умножени , сумматор, блоки вычис лени  членов р дов Тейлора положительного аргумента и блок вычислени  членов р да Тейлора отрицательного-аргумента накопители значений функции и производных положительного аргумента, накопитель значений.функции отрицательного ар гумента, схема сравнени , регистр предпредьщущего значени  функции и регистр предыдущего значени  функции, группы элементов И, причем регистры производных и регистр функции соединены последовательно в пор дке убывани  пор дка производной, выходы каждого регистра производных и регистра функции соединены с первыми в.ходами соответствуюЩ1.х. блоков умножени , второй вход каждого блока умножени  соединен с выходом соответствующего регистра посто нных коэффициентов , выходы блоков умножени  соединены со входами сумматора, выход которого соединен со аходом регистра {|1-1)-ой производной, в.ыкоды регистров производных и регистра функции соединены с первыми в.ходами соответствующих блоков вычислени  членов р дов Тей лора положительного аргумента, выходы которых соединены соответственно со входами накопителей значений производных и накопител  значений функции положительного аргумента, выходы которых через группы элементов И соединены соответственно со входами регистров производных , и регистра функции, выход регистра функции соединен с первым аходом блока вьиислени  членов р да Тейлора отрицательного аргумента, выход которого соединен со входом накопите л  зна чений функции отрицательного аргумента, вход регистра предьщущего значени  функ ции через группу элементов И соединен с Ьыходом накопител  значений функции положительного аргумента, выход регистра предыдущего значени  функции соединен со входом регистра предпредыдущего значени  функции, входы схемы сравнени  соединены соотв.етственно с вьрсодами накопител  значений функции отрицательного аргумента и регистра предпреДыдущегозначени  функции , выход схемы сравненна  соединён с управл ющими входами групп элементов И регистров предпредыдущего значени  функции и предьщущего значени  функции, с первыми управл ющими входами регистра функции и регистров производных и с входом блока управлени , вторые входы блоков вычислени  членов р дов Тейлора положительного аргумента и вычислени  членов р да Тейлора отрицательного аргумента соединены с выходом регистра приращений аргумента, управл ющие входы накопителей значений производных положительного аргумента, значений функций положительного аргумента, значений функции отрицательного аргумента, блоков вычислени  членов р дов Тейлора положительного аргумента и вычислени  членов р дов Тейлора отрицательного аргумента и вторые управл юш 1е аходы регистра функции и регистров производных соединены с соответствующими выходами блока управлени . 2, Устройство по п. 1, о т л и ч аю щ 8 е с   тем, что Каждый блок вычислени  членов р да Тейлора содержит группу элементов И, регистр, узел делени  и два узла умножени , причем второй вход блока соединен с входами группы элементов И, с первым входом первого узла умножени , выход которого и выходы группы элементов И соединены с соответствующими входами регистра, выход которого подключен к первому аходу узла дапени , выход узла.делени  соединен со вторым входом первого узла умножени  и с первым аходом второго узла умножени , выход которого  вл етс  выходом блока, первый аход блока сое динен со вторым аходом узла умножени  управл ющий вход блока соединен с управл ющими входами групп элементов И, регистра узла делени , узлов умножени  и со вторым входом узла делени . Источники информации, прин тые во внимадае при. экспертизе 1, Авторское свидетельство СССР NO 469980, кл. 606 11/02, 1972. 2 Авторское свидетельство СССР NO 526905, кл. Q 06 F 15/32, 1974 (прототип).

   rLfibfii.

   2nf

   n

   3 j V

   ff П/

   jr

   &

   фаг. 2

   /r