SU1196891A1 - Устройство дл исследовани графов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ИССЛЕДОВАНИЯ ГРАФОВ, содержащее четыре группы элементов И, элемент ИЛИ, два N-разр дных регистра, блок управлени  и две модели графа, кажда  из которых состоит из матрицы N-N формирователей дуг, выполненных в виде триггеров , причем блок управлени  содержит счетчик, генератор импульсов и два триггера, отличающеес  тем, что, с целью повышени  быстродействи , в него введены элемент И, блок формировани  произведени  и треть  модель графа, состо ща  из NN формирователей признаков, каждьй из которых содержит элемент ИЛИ и триггер, блок формировани  произведени  содержит матрицу N-N формирователей произведений, каждый из которых состоит из N элементов И и элемента ИЛИ, в блок управлени  введены элемент задержки, первьм и второй элементы ИЛИ и третий триггер , причем выход j-ro ( 1, 2,.. .,N) триггера i-й (-« 1,2,,.., N) строки первой модели графа соединен с первым входом -го элемента И каждого формировател  произведени  -й строки матрицы блока формировани  произведени , выход 1-го триггера j-ro столбца второй модели графа подключен к второму входу i-ro элемента И каждого формировател  произведени  j-ro столбца матрицы блока формировани  произведени , третий вход j-ro элемента И каждого формировател  произведени  соединен с входом элемента задержки блока управлени  и  вл етс  входом устройства , выход J-ro элемента И каждого формировател  произведени  подклю- 5S чей к j-y входу элемента ИЛИ соответ (Л ствующего формировател  произведени , выход элемента .ИЛИ j-ro формировател  произведени  i-й строки матрицы блока формировани  произведени  соединен с единичным входом триггера j-ro формировател  признака i-й строки третьей модели графа, нулевой СО вход которого подключен к выходу а элемента ИЛИ этого формировател  00 признака, а нуле.вой выход - к j-y со входу «--го элемента ri первой группы и к t-y входу -го элемента И второй группы, (М+О-е входы элементов И первой и второй групп соединены со счетным входом счетчика блока управлени  и подключены к пр мому выходу третьего триггера блока управлени , выхОд i-ro элемента И первой группы соединен с единичным входом.i-го разр да первого регистра, выход которого соединен с первым входом i-ro элемента И третьей группы, выход j-ro элемента И второй группы Подключен к единичному входу j-ro разр да

Description

второго регистра, выход которого соединен с первым входом j-ro элемён та И четвёртой группы, вторые входы элементов И третьей и четвертой групп подключены к инверсному выходу третьего триггера блока управлени , выход j-ro элемента И четвертой группы соединен с первыми входами элементов ИЛИ формирователей признаков одноименной строки третьей модели графа, выход t-ro элемента И третьей групйы подключен к вторым входам элементов ИЛИ формирователей признаков одноименного столбца третьей модели графа и i-му входу эле ,мента И, выход которого соединен с входами второго триггера и первого элемента ИЛИ блока управлени , вы96891

ход первого элемента ИЛИ блока управлени  подключен к запрещающему входу генератора импульсов, выход и запускающий вход которого соединены соответственно со счетным входом третьего триггера и выходом элемента задержки блока управлени , выход счетчика подключен к вторым входам первого и второго элементов ИЛИ блока управлени , выход второго элемента ИЛИ блока уп-равлени  соединен с входом первого триггера блока управлени , первый вход второго элемента ИЛИ подключен к выходу элемента ИЛИ, i-й вход которого соединен с выходом элемента ИЛИ j-ro формировател  произведени  t -и строк матрицы блока формировани  произведени .

1

Изобретение относитс  к вычислительной технике и может быть использовано при создании устройств дл  решени  задач на графах и как составна  часть вычислительных устройств

Цель изобретени  - повышение быстродейс тви ,

На фиг,1 показана структурна  схема устройства; на фиг,2 - то же-, блока управлени ; на фнг.З - структурные схемы первой и второй матричной модели графа и блока формировани  произведени .

Устройство содержит блок 1 управлени , первую 2 и вторую 3 модели графа, первую 4, вторую 5, третью 6 ичетвертзпо 7 группы из N элементов И (N I -, К - число вершин графа ), элемент ИЛИ 8, элемент И 9, первый 10 и второй 11 N-разр дные регистры, блок 12 формировани  произведе1 и , третью модель графа 13, состо щую из N«N формирователей 14 признаков пути длины два, каждый из которых содержит элемент ИЛИ 15 и триггер 16,

Блок 1 управлени  содержит счетчик 17 по модулю N-1, генератор 18 импульсов, первый 19, второй 20 и третий 21 триггеры, элемент 22 задержки , первьй 23 и второй 24 элементы ИЛИ. Перва  2 и втора  3 мо1дели графа состо т из NN формирователей дуг, кажда  из которых содержит триггеры 25 и 26 соответственно . Блок 12 содержит N-N формирователей 27 произведений, каждый из которых состоит из М элементов И 28 и одного элемента ИЛИ 29,

На структурных схемах обозначены: первый 30 и второй 31 входы блока управлени , первый вход 32 блока 12, первый выход 33 блока управлени , второй 34 и третий 35 выходы блока управлени , третий вход 36 блока управлени , группа выходов 37 первой модели графа, .группа выходов 38 второй модели графа, перва  39 и втора  40 группы входов блока 12 и группа выходов 41 блока 12,

Устройство работает следуклцим образом .

Первоначально триггеры 16 формирователей 14 признаков, регистры 10 и 11, счетчик 2, триггеры 19-21 устанавливаютс  в нулевое состо ние, в первую.2 и вторую 3 модели графа заноситс  информаци  о топологии исследуемого графа. При этом триггеры 25 и 26, моделирующие дуги графа, устанавливаютс  в единичное состо ние . Соответствующий триггер определ етс  пересечением строки с номером , равным номеру начальной вершины дуги, и столбца с номером, равным номеру конечной вершины дуги.

При поступлении пускового сигнала на вход устройства 30 на выходе 33 блока 1 управлени  по вл етс  сигнал , который через вход 32 блока 12, элементы И 28 „ ,,.. ,28 , 28,,... 128, элементы ИЛИ 29, ,,..,29 формирователей 27 ,, ,, ,27f произведений обуславливает формирование значений элементов матрицы произведени  и через группу выходов А1 занесение их в триггеры 16 ,..., 16 (Ъормирователей 14 ,.,,, признаков. Через элемент 22 задержки пусковой сигнал поступает на запускающий вход генератора 18 импульсов. Если на выходе одного из формирователей 27 произведений главной диагонали блока 12 вырабатываетс  единичный сигнал , то он, кроме третьей модели графа 13, через элемент ИЛИ 8, вход 3 блока 1 управлени , элемент ИЛИ 24 устанавливает в единичное состо ние триггер 19, что свидетельствует о наличии в графе хот  бы одного цикла

Работа устройства по обнаружению циклов в двухдольном ориентированном графе и выделению вершин графа, образующих циклы, основана на сокращении матрицы произведени  и завершаетс  не более чем за (N-1) тактов. Каждый такт работы устройства определ етс  парой выходных импульсов генератора 18,поступа1ацих на счетный вход триггера 21 .Нечетный импульс генератора 18 (например, первый) устанавливает триггер 21 в единичное состо ние, и сигнал с его пр мого выхода поступает на счетный вход счетчика 17 и, кроме того, через выход 34 блока 1 управлени  поступает на (N+1)-e входы всех элементов И 4 и 5, на остальные Н входов которых поступают потенциальные сигналы с нулевых выходов триггеров 16 формирователей 14 признаков соответствующей строки (дл  элемента И 4) или столбца (дл  элементов И 5). Сигнал с выхода элемента И соответствующего строке третьей модели графа 13, все триггеры 16 которой наход тс  в нулевом состо нии (в группе элементов И 4), устанавливает в единичное состо ние соответствующий разр д регистра 10, сигнал с выхода элемента И, отвечающего столбцу третьей модели графа 13, все триггеры 16 которого наход тс  в нулевом состо нии (в группе элементов И 5),устанавливает в единичное состо ние соответствующий разр д

регистра 11. Четньш импульс генератора 18 (например, второй) устанавливает триггер 21 в нулевое состо ние . Сигнал с нулевого выхода триггера 21 через выход 35 блока управлени  поступает на вторые входы всех элементов И 6 и 7, первые входы которых соединены с единичными выходами соответствующих разр дов регистров 10 и 11, Сигнал с выхода

д-го элемента И 6 поступает на вторые входы всех элементов ИЛИ 15 формирователей 14 признаков -го столбца третьей модели графа 13 и устанавливает соответствующие триггеры 16 в нулевое состо ние.

Сигнал t выхода /-го элемента И 7 поступает на первые входы всех элементов ИЛИ 15 формирователей 14 признаков j-ой строки третьей модели графа 13 и устанавливает соответствующие триггеры 16 в нулевое состо ние . Кроме того, выходные сигналы всех элементов И 6 поступают на входы элементов И 9. В случае совпадени  сигналов на входах элемента И 9 (все триггеры 16 третьей модели графа 13 наход тс  в нулевом состо нии, все разр ды регистра 10 установлены в единичное состо ние) на его выходе вырабатываетс  импульс, который поступает на вход 36 блока 1 управлени , устанавливает в единичное состо ние триггер 20 и через элемент ИЛИ 23 поступает на запрещающий вход генератора 18 импульсов, останавлива  работу уст ройства, котора  завершаетс  не более чем saN-l тактовВ (N-I)-ом такте на выходе переполнени  счетчика 17 вырабатываетс  сигнал , который через элемент ИЛИ 24 устанавливает в единичное состо ние триггер 19 и через элемент ИЛИ 23 поступает ни запрещающий вход генератора 18 импульсов, останавлива  работу устройства.

Работа устройства по обнаружению циклов в двудольном ориентированном графе и выделению вершин графа, образующих циклы, заканчиваетс  с остановкой работы генератора 18 импульсов , при этом по состо нию триггеров 19 и 20 можно установить, имеютс  ли в исследуемом графе циклы,. а по состо нию разр дов регистра 10 (11) однозначно определ ютс  вершины графа, образующие циклы. Если триггер 20 находитс  в единичном состо нии , то в исследуемом графе циклов

511968916

нет. Если триггер t9 находитс  в еди- ва вершин графа, образующих циклы, ничном состо нии, то в исследуемом равны номерам разр дов регистра 10 графе имеетс  не.менее одного цикла, (11), которые наход тс  в нулевом и номера вершин первого попцпожест- состо нии.

Г

Claims (1)

1. УСТРОЙСТВО ДЛЯ ИССЛЕДОВАНИЯ ГРАФОВ, содержащее четыре группы элементов И, элемент ИЛИ, два N-разрядных регистра, блок управления и две модели графа, каждая из которых состоит из матрицы N-N формирова· телей дуг, выполненных в виде триггеров, причем блок управления содержит счетчик, генератор импульсов и два триггера, отличающееся тем, что, с целью повышения быстродействия, в него введены элемент И, блок формирования произведения и третья модель графа, состоящая из Ν·Ν формирователей признаков, каждый из которых содержит элемент ИЛИ и триггер, блок формирования произведения содержит матрицу NN формирователей произведений, каждый из которых состоит из N элементов И и элемента ИЛИ, в блок управления введены элемент задержки, первый и второй элементы ИЛИ и третий триггер, причем выход j-ro (j=1,2,.. .,Ν) триггера i-й (+ = 1,2,,.,,Ν) строки первой модели графа соединен с первым входом j~ro элемента И каждого формирователя произведения ,-й строки матрицы блока формирования произведения, выход 1-го триггера j-ro столбца второй модели графа подключен к второму входу i-ro элемента И каждого формирователя произведения j-ro столбца матрицы блока формирования произведения, третий вход j-ro элемента И каждого формирователя произведения соединен с входом элемента задержки блока управления и является входом устройства, выход j-го элемента И каждого формирователя произведения подключен к j-y входу элемента ИЛИ соответствующего формирователя произведения, выход элемента .ИЛИ j-ro формирователя произведения ί-й строки матрицы блока формирования произведения соединен с единичным входом триггера j-ro формирователя признака i-й строки третьей модели графа, нулевой вход которого подключен к выходу элемента ИЛИ этого формирователя признака, а нулевой выход - к j-y входу v -го элемента Й первой группы и к С-у входу J -го элемента И второй группы (Ν+1)-е входы элементов И первой и второй групп соединены со счетным входом счетчика блока управления и подключены к прямому выходу третьего триггера блока управления, выход 1-го элемента И первой группы соединен с единичным входом.1-го разряда первого регистра, выход которого соединен с первым входом i-го элемента И третьей группы, выход j-ro элемента И второй группы Подключен к единичному входу j-ro разряда

   SU ,„.1196891 второго регистра, выход которого соединен с первым входом j-ro элемента И четвёртой группы, вторые входы элементов И третьей и четвертой групп подключены к инверсному выходу третьего триггера блока управления, выход j-ro элемента И четвертой группы соединен с первыми входами элементов ИЛИ формирователей признаков одноименной строки третьей модели графа, выход ΐ-го элемента И третьей групйы подключен к вторым входам элементов ИЛИ формирователей признаков одноименного столбца третьей модели графа и ΐ-му входу элемента И, выход которого соединен с входами второго триггера и первого элемента ИЛИ блока управления, вы ход первого элемента ИЛИ блока управления подключен к запрещающему входу генератора импульсов, выход и запускающий вход которого соединены соответственно со счетным входом третьего триггера и выходом элемента задержки блока управления, выход счетчика подключен к вторым входам первого и второго элементов ИЛИ блока управления, выход второго элемента ИЛИ блока управления соединен с входом первого триггера блока управления, первый вход второго элемента ИЛИ подключен к выходу элемента ИЛИ, i-й вход которого соединен с выходом элемента ИЛИ /-го формирователя произведения i -й строк! матрицы блока формирования произведения .