SU1005066A2 - Устройство дл исследовани путей в графах - Google Patents

Устройство дл исследовани путей в графах Download PDF

Info

Publication number
SU1005066A2
SU1005066A2 SU813292013A SU3292013A SU1005066A2 SU 1005066 A2 SU1005066 A2 SU 1005066A2 SU 813292013 A SU813292013 A SU 813292013A SU 3292013 A SU3292013 A SU 3292013A SU 1005066 A2 SU1005066 A2 SU 1005066A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counter
elements
code
Prior art date
Application number
SU813292013A
Other languages
English (en)
Inventor
Виктор Алексеевич Титов
Владимир Львович Гайдуков
Юрий Николаевич Родионов
Александр Львович Гайдуков
Original Assignee
Военная Ордена Ленина,Ордена Октябрьской Революции И Ордена Суворова Академия Им.Ф.Э.Дзержинского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная Ордена Ленина,Ордена Октябрьской Революции И Ордена Суворова Академия Им.Ф.Э.Дзержинского filed Critical Военная Ордена Ленина,Ордена Октябрьской Революции И Ордена Суворова Академия Им.Ф.Э.Дзержинского
Priority to SU813292013A priority Critical patent/SU1005066A2/ru
Application granted granted Critical
Publication of SU1005066A2 publication Critical patent/SU1005066A2/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть использовано при исследовании параметров сетевых графов, а также при аппаратной реализации в специализированных процессорах макрокоманды определени  максимальных критических путей в графах .
По основному авт. св. № 943738 известно устройство дл  исследовани  путей в графах, содержащее матрицу ПИП триггеров формировани  дуг графа и генератор тактовых импульсов, выход которого соединен с первым входом, элемента И, второй вход которого  вл етс  входом устройства, по числу триггеров формировани  дуг элементы И дуг, по числу столбцов матрицы элементы ИЛИ, элементы задержки , регистры, первые, вторые и третьи группы элементов И, группу элементов ИЛИ, многовходовой. сумматор , выбора максимума, дешифратор , элемент НЕ и реверсивный счетчик, вход которого подключен к выходу элемента И, третий вход которого через элемент НЕ подключен к выходу устройства и к выходу реверсивного счетчика, выход которого соединен с входом дешифратора.
i-й (, 2, ..., п) выход которого подключен через элемент задержки к управл ющему входу элемента И первой группы i-ro столбца, к управл ющему входу элемента И t-ro столбца и к первым входам элементов И дуг i-й строки, выход каждого триггера формировани  дуги соединен с вторым входом элемента И дуги, выход
10 каждого из которых подключен к входу элемента ИЛИ одноименного i-го столбца,.выход которого соединен с управл йа1 1им. входом элемента И второй группы i-ro столбца, выход которого
15 подключен к соответствующему входу узла выбора максимума, выход которого соединен с первым входом многовходового сумматора, выход которого подключен к информационным входам эле20 ментов И первой группы, выход элемента И первой группы 1-го столбца . соединен с входом регистра i-го столбца, выход которого подключен к информационному входу элемента И
25 второй группы i-го столбца и к информационному входу элемента И третьей группы I-го столбца, выходил элементов И третьей группы соединены соответственно с входами элементов ИЛИ
30 группы, выходы которых подключены к ВТОРОМУ входу многовходового сумматора Cll., Недостатком известного устройств  вл ютс  ограниченные функциональны возможности из-;эа невозможности идентификации вершин графа, образую щих максимальный критический путь. Цель изобретени  - расширение функциональных возможностей путем идентификации вершин, образующих максимальных критический путь. Указанна  цель достигаетс  тем, что в устройство дл  исследовани  путей в графах введены второй элемент И, счетчик, второй дешифратор второй узел выбора максимума, по чи столбцов матрицы триггеры, четве та  и п та  группы элементов И, вто ра  группа элементов ИЛИ и по числу строк и столбцов матрицы дополнитель ные элементы И дуг, первый вход i-r дополнительного элемента И дуг (,2,...,п) соединен с выходом i-ro триггера формировани  дуги, а выход - с i-м входом (-го элемента ИЛИ второй группы, выход которого подключен к первому входу i-ro элемента И четвёртой группы, второй вход которого соединен с выходом i регистра, выход i-ro элемента И четвертой группы подключен к i-му входу второго узла выбора максимума выходы которого соединены соответственно с входами триггеров, выход i-ro триггера подключен к первому входу i-ro элемента И п той группы второй Вход которого соединен с i-м выходом второго дешифратора, а выход - с вторыми входами дополнительных элементов И Дуг i-й строки матрицы, выход реверсивного счеТт чика подключен к первому входу вто рого элемента И, второй вход котор го соединен с выходом генератора тактовых импульсов, выход второго элемента И через счетчик подключен к входу второго дешифратора. На чертеже представлена схема устройства дл  исследовани  путей в графах.
Устройство содержит матрицу 1, по числу строк и столбцов матрицы формирователи весов дуг, каждый из которых включает в. себ  триггер 2, элемент И 3 дуг и дополнительный элемент И 4 дуг, по числу столбцов матрицы первую группу элементов ИЛИ 5 , .. ., 5(,, вторую группу элементов ИЛИ 6 , ..., бц по числу столбцов матрицы элементы 7) , ..., 7у,,. задержки, первую группу элементов И 8, ..., 8м, по числу столбцов матрицы регистры 9, ., 9иг вторую группу элементов И 10 , ..., 10у|, третью группу элементов И 11 , ..., четвертую группу элементо И 12i, ..., 12к, по числу столбцов
С первого выхода счетчика 21 код

Claims (2)

  1. поступает на вход дешифратора 22, в результате чего на п-м его выходе по вл етс  высокий потенциал, где п - максимальное число.вершин в мо-. делируемом графе. Этот высокий потенциал подаетс  на вход элемента 7 задержки, на первый вход элемента И 11 одноимённого столбца, а также на первые входы элементов И 3 одноименной строки матрицьл. В том случае , если триггеры 2 в данной строке наход тс  в единичном состо нии, через элементы И 3 и ИЛИ 5 высокий потенциал с выходов этих триггеров подаетс  на первые входы соответствующих элементов И 10, что, в свою матрицы триггеры 13;,, ..., 13и, п тую группу элементов И 14, ..., 14, группу элементов или 15, сумматор 16, второй 17 и первый 18 узлы выбора максимума, генератор 19 тактовых импульсов, первый элемент И 20, реверсивный счетчик 21, первый дешифратор 22, второй элемент И 23, счетчик 24, второй дешифратор 25, элемент НЕ 26, вход 27 устройства. Устройство работает следующим образом. Первоначально в матрицу 1 заноситс  информаци  о топологии моделируемого графа (сети). При этом триггеры 2, моделирующие ветви графа, устанавливаютс  в единичное состо ние. Соответствующий триггер 2 определ етс  пересечением строки с номером, равным номеру .конечного узла моделируемой ветви, и столбца с номером, равным номеру ее начального узла.. В регистры 9 занос тс  коды чисел, соответствующие весам вершин. В счетчик 21 заноситс  код числа вершин в моделируемом графе, а счетчик 24 находитс  в нулевом состо нии. При этом исходна  информации о графе заноситс  в модель в пор дке, при котором наименьший номер (первый ) имеет начальна  вершина, а наибольший - конечна . В единичное состо ние устанавливаетс  также триггер 13, соответствующий начальной вершине. Такое занесение исходной информации о графе позвол ет использовать дл  расчета максимальных путей процедуру динамического программировани . С по влением пускового сигнала на входе 27 устройства элемент И 20 . обеспечивает прохождение счетных импульсов с выхода генератора 19 на вход счетчика 21, так как на втором входе элемента И 20 присутствует высокий потенциал с выхода элемента НЕ 26, вход которого подсоединен к второму выходу счетчика 21 - выходу, на котором по вл етс  сигнал нулевого состо ни  этого счетчика. очередь, обеспечивает подачу кодов с регистров 9 на входы узла 18 выбо ра максимума. Узел 18 обеспечивает выбор из поступивших на его вход ко дов максимального числа и подачу ег на первый вход сумматора 16. Одновременно на второй вход сумматора 1 подаетс  код с выхода избранного регистра 9 через соответствующий элемент И 11 и элемент ИЛИ 15. Результат с выхода сумматора через от крытую группу элементов и 8 (к этом моменту времени на управл емом входе элемента И 8 по вл етс  высокий потенциал с выхода элемента 7 задержки ) поступает на вход соответст вующего регистра 9. На этом этап формировани  кода максимального пути дл  одной отдельной вершины заканчиваетс . Далее на вход счетчика 21 поступает очередной импульс, в результате чего содержимое этого счетчика уменьшаетс  на единицу, поэтому на выходе дешифратора 22 возбуждаетс  очередна  {п-1)-  выходна  шина, и процесс формировани  величины максимального пути дл  очередной вершины графа про-. исходит аналогично. Вычислительный процесс продолжаетс  до тех -пор,-пока на счетчике 21 не по вл етс  нулевой код, в результате чего по вл етс  высокий потенциал на входе элемента НЕ 26, а следовательно, на втором входе элемента .И 20 присутствует низкий потенциал, и подача счетных импульсов на вход счетчика 21 прекращаетс . Одновременно высокий потенциал с выхода счетчика 21 обеспечивает подачу сигналов с выхода генератора 19 через второй элемент И 23 на вхо счетчика 24, выход которого подсоединен к входу дешифратора 25. Выход ные шины дешифратора 25 подсоединен к одноименным управл екым входам элементов И 14. Если при этом соот ветствующий триггер 13 находитс  в единичном состо нии, высокий потенциап с его выхода через одноименный элемент И 14 поступает на управл емые входы элементов И 4 одноименной строки матрицы сети и далее через элемент ИЛИ 6 на те управл емые вхо ды элементов И 12, которым в данной строке матрицы сети соответствует дуга графа, т.е. единичное состо ни триггера 2. Наличие высоких потенциошов на управл емых входах элемен тов И 12 обеспечивает поступление кодов с выходов регистров 9 на вход узла 17 выбора максимума, который, в свою очередь, обеспечивает выбор максимального из поступивших кодов, при этом соответствующие триггеры 1 перебрасываютс  в единичное состо ние и т.д. Процесс поиска максимального критического пути заканчиваетс  при достижении показани ми счетчика 24 значени  п - максимального числа вершин в моделируемом графе.. Работа устройства при определении максимального критического пути в графе по сн етс  на следующем примере . Пусть задан граф С, описываем11й матрицей св зности А и вектором Т весов 3; 4; 3 4j 5; 2 , где элементы 0,если нет дуги из i-й вершины в j-ю; 1,если есть дуги из i-й вершины в J-ю; i , j 1 , . . . , n; n 7 ; t- - вес(врем ) i-й вершины. После занесени  исходной информации на регистрах 9 присутствуют кодаа, соответствующие весам вершин t. ,.а на счетчике 21 - код числа 7. Кроме того, в нулевом состо нии наход тс  счетчик 24 и триггеры 13, кроме триггера 13 , который находитс  в единичнсш состо нии. С приходом пускового сигнала на вход 27 устройства счетные импульсы с выхода генератора 19 поступают на вход реверсивного счётчика 21 через элемент И 20. С приходом первого импульса на счетчике 21 фиксируетс  код числа 6, поэтому на выходе дешифратора 22 возбуждаетс  шеста  выходна  шина, тем самым, высокие потенциалы подаютс  на управл емые входы элементов И 11б , задержки 7 , а также элементов И , %ii f 3 7Так как в единичном состо нии находитс  только триггер 2 , высокий потенциал поступает только на элемент И 10б через элемент ИЛИ 5. Поэтому на вход узла 18 поступает только код с регистра 9б. Одновременно на первый вход сумматора 16 через элемент ИЛИ 15 поступает код с регистра 9 через группу элементов И 11 (, это код числа . С выхода узла 18 на второй вход сумматора 16 поступает максимёшьный код .из поступивших - 2 На входе сумматора 16 по вл етс  код чила , которыйчерез открытую группу элементов И 8g поступает на вход регистра 9. Далее с приходо очередных импульсов на вход счетчика 21 аналогичным образом на регистр Эд- поступает код , на вход регистра 9 - код 5 3 + 2. После прихода четвертого импульса на вход счетчика 21 на нем фиксируетс  крд числа 3, и на вход узла 18 поступают коды с регистров 95 и 9. Поэтому с выхода сумматора 16 на вход регист ра 9 заноситс  код числа ll 4+max|ojO;0;0;6;7;0 4 + 7. Аналогично на регистр 92. заноситс  код числа 10 3 + 7 и на регист 9 - к г д-числа 13 2 + 11. Таким образом, показани  регистров 9 соответствуют максимальным величинам путей в графе дл  каждой вершины. Эти показани  следующие: 13; 1.0, 11 5; 6f 7; 2. С по влением нулевого кода на сче чике 21 на выходе элемента НЕ 26 по вл етс  высокий потенциал, поэтому счетные импульсы далее не поступают на вход счетчика 21, а проход т на вход счетчика 24 через элемент И 23 С приходом первого импульса на вход счетчика 24 возбуждаетс  перва  выходна  шина, и на управл емый вход элемента И 14 подаётс  высокий, потен циал. А так как триггер 13 находит с  в единичном состо нии, на управл емых входах элементов И 4 первой строки присутствуют высокие Потенциалы , благодари чему высокие потен циалы с выходов элементов И 4 через элементы ИЛИ 6 и 6-, поступают на управл емые входы элементов И 12 и 12з, через которые коды с выходов регистров 92. и 9 поступают на входы узла 17. На выходе узла 17 по вл етс  позиционный код, соответствующий максимальному из пос .тупивших, в данном случае в единичное состо ние перебрасываетс  триггер 13. После этого на вход счетчи ка 24 поступает очередной импульс и фиксируетс  код числа
  2. 2. Так как в этом случае возбуждаетс  втора  выходна  .шина дешифратора 25 и триггер 137. находитс  в нулевом состо нии , на уввел 17 не поступают коды. Далее с приходом очередного импуль-са на вход счетчика 24 процесс определени  вершин графа, образующих максимальный критический путь, продолжаётс  аналогично. В результате критический максимальный путь моделируемого графа составл ют вершины: 1) 3 5и 7. Таким образом, устройство за счет введени  дополнительных элементов с соответствующими св з ми обеспечивает расширение функциональных : возможностей прототипа и обладает повышенным быcтpoдeйcтвиe vl по сравнению с известными устройствами при определении максимального пути в графе. Формула изобретени  Устройство дл  исследовани  путей в графах по авт. св. № 943738, о тли ч ающе е с.  тем, что, с целью расширени  функциональных возможностей за счет идентификации вершин, образующих максимальный критический путь, в него введены второй элемент И, счетчик, второй дешифратор , второй узел выбора максимума, по числу столбцов матрицы триггеры, четверта  и п та  группы элементов И, втора  группа элементов ИЛИ и по числу строк и столбцов матрицы дополнительные элементы И дуг, первый вход i-го дополнительного элемента И дуг (, 2, ..., п) соединены с выходом i-ro триггера формировани  дуги, а выход - с i-ым входом i-ro элемента ИЛИ второй группы, выход которого подключен к первому входу i-ro элемента И четвертой группы, второй вход которого соединен с выходом i-ro регистра, выход i-ro элемента И четвертой группы подключен к i-му входу второго узлавыбора максимума, выходы которого соединены соответственно с входами триггеров , выход i-го триггера подключен к первому входу 1-го элемента И п -. той группы, второй ВХОД которого соединен с i-ым выходом второго дешифратора , а выход - с вторыми входами дополнительных элементов И дуг I-и строки матрицы, выход реверсивного счетчика подключен к первому входу второго элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, выход второго элемента И через счетчик подключен к входу второго дешифратора . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 943738, кл. G Об F 15/20, 1982 ( прототип).
SU813292013A 1981-05-28 1981-05-28 Устройство дл исследовани путей в графах SU1005066A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813292013A SU1005066A2 (ru) 1981-05-28 1981-05-28 Устройство дл исследовани путей в графах

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813292013A SU1005066A2 (ru) 1981-05-28 1981-05-28 Устройство дл исследовани путей в графах

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU943738 Addition

Publications (1)

Publication Number Publication Date
SU1005066A2 true SU1005066A2 (ru) 1983-03-15

Family

ID=20959486

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813292013A SU1005066A2 (ru) 1981-05-28 1981-05-28 Устройство дл исследовани путей в графах

Country Status (1)

Country Link
SU (1) SU1005066A2 (ru)

Similar Documents

Publication Publication Date Title
US3413452A (en) Variable presetting of preset counters
SU1005066A2 (ru) Устройство дл исследовани путей в графах
GB1293494A (en) The analysis of networks having nodes interconnected by vectors
SU1076909A1 (ru) Устройство дл исследовани путей в графе
SU1228112A1 (ru) Устройство дл исследовани путей в графах
SU1383389A1 (ru) Устройство дл моделировани сетевых графов
SU640314A1 (ru) Устройство дл определени экстремальных путей в графах
SU962968A1 (ru) Устройство дл определени критического пути в графе
SU744592A2 (ru) Устройство дл определени максимальных величин путей в графах
SU1203534A1 (ru) Устройство дл моделировани сетевых графов
SU491132A1 (ru) Устройство дл определени максимальных величин путей в графах
SU886006A1 (ru) Устройство дл определени минимальных путей в графах
RU2050583C1 (ru) Устройство для сортировки последовательностей чисел
SU947869A1 (ru) Устройство дл определени максимальных путей в графах
SU798814A1 (ru) Устройство дл сравнени чисел
SU1432545A1 (ru) Устройство дл моделировани динамики транспортного потока
SU964582A1 (ru) Устройство дл программного управлени
SU1522230A1 (ru) Устройство дл моделировани систем человек-машина
SU365711A1 (ru) УСТРОЙСТВО дл РЕШЕНИЯ ЗАДАЧИ УПОРЯДОЧЕНИЯ ТЕХНОЛОГИЧЕСКИХ ОПЕРАЦИЙ
SU951319A1 (ru) Устройство дл обхода сеточной области
SU1307368A1 (ru) Цифровой измеритель частоты
SU894844A1 (ru) Устройство дл формировани серии импульсов
SU1280382A1 (ru) Устройство дл моделировани графов
SU1285487A1 (ru) Устройство дл определени максимальных путей в графах
SU622082A1 (ru) Программное устройство