SU886006A1 - Устройство дл определени минимальных путей в графах - Google Patents

Устройство дл определени минимальных путей в графах Download PDF

Info

Publication number
SU886006A1
SU886006A1 SU802880614A SU2880614A SU886006A1 SU 886006 A1 SU886006 A1 SU 886006A1 SU 802880614 A SU802880614 A SU 802880614A SU 2880614 A SU2880614 A SU 2880614A SU 886006 A1 SU886006 A1 SU 886006A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
elements
matrix
counters
vertex
Prior art date
Application number
SU802880614A
Other languages
English (en)
Inventor
Виктор Алексеевич Титов
Лев Петрович Гудыно
Александр Григорьевич Шевченко
Олег Антонович Кузьменко
Original Assignee
Военная Орденов Ленина, Октябрьской Революции И Суворова Акад. Им. Ф.Э.Дзержинского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная Орденов Ленина, Октябрьской Революции И Суворова Акад. Им. Ф.Э.Дзержинского filed Critical Военная Орденов Ленина, Октябрьской Революции И Суворова Акад. Им. Ф.Э.Дзержинского
Priority to SU802880614A priority Critical patent/SU886006A1/ru
Application granted granted Critical
Publication of SU886006A1 publication Critical patent/SU886006A1/ru

Links

Description

(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МИНИМАЛЬНЫХ
I
Изобретение относитс  к вычисли- тельной технике и может быть использовано при исследовании параметров сетевых графиков.
Известно устройство дл  определени  минимального пути в графе, содержащее генератор тактовых импульсов , блок управлени , матрицу формирователей дуг, из которых содержит счетчик, элемент И и триггер, по числу столбцов матричной модели элементы ИЛИ и триггеры Dl
Недостаток изв.естного устройства его чрезмерна  сложность при моделировании графов, вершинам которого соответствуют веса работ, а дугам информационные св зи между работами.
Наиболее близким к предлагаемому  вл етс  устройство дл  определени  экстремальных путей в графах, содержащее генератор тактовых импульсов, выход которого подключен к информационному входу элемента совпадени , матрицу формирователей дуг, каждый ПУТЕЙ В ГРАФАХ
из которых содержит цепочку из последовательно соединенных триггера и дифференцирующей цепочки, по числу столбцов в матричной модели сети элементы ИЛИ, входы которых подключены к выходам дифференцирующих цепочек одноименной строки матричной модели сети 2.
Недостаток известного устройства состоит также в его чрезмерной слож10 ности при моделировании графов, вершинам которого соответствуют веса работ, а дугам - информационные св зи между работами. Кроме того, известное устройство обеспечивает лишь
15 получение кода величины критического (минимального) пути дл  всего графа и не обеспечивает одновременного получени  кодов величин минимальных путей дл  всех вершин графа.
20

Claims (2)

  1. Необходимость в этом возникает, например, при решении задач планиро-. вани  организации выполнени  некоторого множества работ, представл емых сетевым графикам. В этом случае необходимо определение величины критических (минимальных путей от произвоьной вершины графа до его конечной или (и начальной вершины, не прибега  при этом к трудоемкому пере ходу от графа с нагруженными вершинами к графу с нагруженными дугами, как это предусмотрено в аналогичных устройствах. Цель изобретени  - повышение надежности устройства за счет сокращени  аппаратурных затрат и .расширение его функциональных возможностей за счет определени  величин минимальных путей от любой вершины графа до его конечной или начальной вершины. Указанна  цель достигаетс  тем, что в устройство дл  определени  минимальных пут,ей в графах, содержащее цепочки по числу строк и столб цов матричной модели сети из последо вательно соединенных триггера и дифференцирующей цепочки, элементы ИЛИ по числу строк матричной модели сети , входы которых подключены к выход дифференцирующих цепочек одноименных строк матричной модели сети, группу триггеров по числу столбцов матрично модели сети, первую и вторую группы элементов И по числу столбцов матричной модели сети, счетчики по числу столбцов матричной модели сети и генератор импульсов, введены группа элементов НЕ по числу столбцов матрич ной модели сети, группа регистрирук ци счетчиков по числу столбцов матричной модели сети, элемент И-НЕ и элемент И, выход которого подключен к информационным входам элементов И первой и второй групп, управл ющие входы которых соединены соответственно с вьгходами соответствуюпщх триггеров группы и элементов НЕ одноименных столбцов матричной модели сети , выходы элементов ИЛИ подключены ко входам триггеров соответствующих столбцов матричной модели сети, выход каждого элемента И первой группы соединен со входом счетчика одноименного столбца матричной модели сети, выход каждого их которых подключен ко входам триггеров соответствуюцего столбца матричной модели сети, ко входу элемента НЕ одноименного столбца матричной модели сети и к соответствующему входу элемента И-НЕ выход которого соединен с первым входом элемента И, второй вход которого подключен к выходу генератора импульсов , третий вход которого  вл етс  входом устройства, выход каждого элемента И второй группы соединен со входом регистрирующего счетчика группы одноименногостолбца матричной модели сети. На чертеже представлена структурна  схема устройства дл  определени  минимальных путей в графах. Устройство содержит матричную модель сети I, котора  состоит из триггеров с дифференцирующими цепочками 3((,з)7 Д число вершин в моделирующем графе, группу триггеров 4, первую группу элементов И 5, счетчики 6, группу элементов НЕ 7, вторую группу элементов И 8, регистрирующие счетчики 9, элемент И-НЕ 10, элемент И 1I, генератор 12 тактовых импульсов , пусковой вход 13 и элементы ИЛИ 14, при этом триггер 2 и диф;-ференцирующа  цепочка 3 образуют формирователь 15 дуг. Устройство работает следук ии образом.. Первоначально в модель I заноситс  информаци  о топологии моделируемого графа (сети). При этом триггеры формирователей 15 дуг устанавлив единичное состо ние, если ваютс  есть информационна  св зь из -ок вершины в j -ую вершину. Соответствукнций формирователь 15 fj определ етс  пересечением строки с номером i,(i -а  вершина и столбца с номером j ( /-а  вершина). В счетчики 6 соответствующих вершин графа занос тс  числа импульсов, дополн ющие веса вершин до полной емкости счетчиков, а счетчики 9 наход тс  в сброшенном состо нии. В нулевое состо ние устанавливаютс  также и все триггеры 4, за исключением триггера, номер которого соответствует номеру конечной вершины (этот триггер устанавливаетс  в единичное состо ние. При этом все триггеры 2 в строке, соответствующей конечной вершине матричной мо-в дели, наход тс  в нулевом состо нии. С по влением пускового сигнала на входе 13 элемента И 1 1 импульсы с выхода генератора I2 через элемент И I1 начинают поступать на входы элементов И 5 и 8 групп. Однако первоначально счетные импульсы проход т через элементы И 8 на все регистрирующие счетчики 9 и только через те 5.8 элементы И 5, на управл емом входе которых имеетс  высокий потенциал с единичного выхода триггера 4. В начальный момент такой потенциал посту пает только на элемент И 5, соответствукщий конечной вершине. Отсчитав число импульсов, пропорциональное весу моделируемой вершины графа, соответствукиций счетчик 6 переполн етс , а сигнал переполнеНИН с выхода счетчика 6 устанавливает в нулевое состо ние все триггеры 2 в одноименном столбце матрицы. Одновременно высокий потенциал с выхода переполненного счетчика 6 подаетс  на одноименный вход элемента И-НЕ 10 и элемент НЕ 7. По вление низкого потенциана на выходе элемента НЕ 7 (на управл емом входе элемента И 8 вызывает прекращение подачи счетных импульсов через элементы И 8 иа вход регистра счетчика 9. Переброс триггеров 2 в одноименном столбце в нулевое состо ние вызывает по вление импульса через дифференцирукщие цепочки 3 и через элементы ИЛИ 14 на входе триггера 4 очередного столбца. Этот импульс переводит триггер 4 в единичное сос , то ние, благодар  чему на управл емом входе элемента И 5 одноименного столбца по ал етс  высокий потенциал . По вление разрешающего потенциала на управл емом входе элеме та И 5 обеспечивает возможность про хождени  счетных импульсов через элемент И 5 на вход счетчика 6 (веса вершины очередного столбца матрицы. При этом формируетс  разре шение поступлени  счетчиков 6, из соответствующих вершинкоторых исхо д т дуги, привод щие в сформированную ранее вершину. Вычислительный процесс продолжаетс  до тех пор, пока на выходах всех счетчиков 6 не будут присутствовать высокие потенциалы, по вл  ющиес  из-за переполнени  счетчиков Это свидетельствует о том, что все узлы исследуемого графа сформирован Наличие высоких потенциалов на выхо дах счетчиков 6 обеспечивает через элемент И-НЕ IО прекращение подачи счетных импульсов с выхода генерато 12 через элемент И 11 на входы элементов И 5 и 8. Суммарное число импульсов, поступившее с выхода генератора 12 через элемент И 11 на входы счетчиков 9, соответствуют одам минимальных (критических.) еличин путей Графа из данной (в том исле и начальной) вершины до конечой вершины моделируемого графа сети. Работу устройства при определеии минимальных путей в графе по сим на следующем примере. Пусть задан раф, описываемый матрицей смежности и вектором Т весов дуг, причем 01 1000000 0001 10100 00001 1000 0000001 10 А 000000010 000000110 000000001 000000001 000000000 т ; 2; 3; 4,- 3,- 2; 5-, 4} 2j, fO, если нет дуги из i-ой вершины в j-yw; И, если есть дуга из И-ой вершины в J-ую. 1 1 -ой вершины моделируемого графа. После занесени  исходной информации на управл емом входе триггера 4.|g по вл етс  высокий потенциал, поэтому после подачи пускового сигнала на вход 13 устройства счетные импульсы с выхода генератора 12 через элемент И 11 поступают на входы элементов И 5 и 8, а далее - на входы всех регистрирующих счетчиков 9, так как отсутствие сигнала переполнени  на счетчиках 6 весов вершин.обеспечивает наличие высокого потенциала с выходов элементов НЕ 7 (управл емых входов элементов И 8 и прохождение счетных импульсов на счетчики 9. Кроме того, счетные импульсы проход т через элемент И на вход счетчика . Через т.е. с приходом второго импульса, который з олн ет до полной емкости счетчик , на управл емом входе элемента И по вл етс  низкий потенциал, прекращаетс  подача счетных импульсог на вход счетчика . Одновременно сигнал переполнени  счетчика 6 переводит триггеры 2e,io 29,iu в нулевое состо ние, в результате чего с их выходов поступают импульсы напр жени  через дифференцирующие цепочки 3 и элементы ИЛИ 14в и 14д на входы триггеров 4 и 4д. Переброс тоиггеров 4 и 4д обеспечивает пода7 чу счетных импульсов через элементы И 50 и Зд на счетчики 6д на 65 весов вершины. С приходом шестого им пульса переполн етс  счетчик 6о, по ле чего прекращаетс  подача счетных импульсов на счетчик 9 и перебрасьшаютс  в нулевое состо ние тригге ры 2j ,235- и 2j. Импульсы напр  жени  с вькодов этих триггеров через дифференцирующие цепочки 3 и эл менты ИЛИ 144 5 перебрасьт ют триггеры 4, 4 в- и 4 в единичное состо ние, тем самьим обеспечиваетс  поступление счетных импульсов через элементы И 5 4 5j и 5 на счетчики 6 , 6jf и 6 ff и т.п. Вьмислительный процесс заканчиваетс  с приходом одиннадцатого импуль са, после чего все счетчики 6 переполнены , и с выхода элемента И-НЕ IО поступает низкий потенциал, поэтому прекращаетс  подача счетных импульсов с выхода генератора 12 через эле мент И II. Показани  счетчиков 9 соо ветствуют минимальным величинам путей дл  каждой вершины графа до его конечной вершины, при этом каждому номеру вершины сопоставлен свой счет чик, В данном примере эти показани  (начина  с первого) следующие: 10; 9у .П) 10} 9i 8 7) 6 2. При определении минимальных путей из первой вершины до любой (в том числе и конечной вершины графа исходную матрицу А нужно заносить в транспанированном виде относительно не главной диагонали, т.е. матрицу А 011000000 0001 1 1000 000101010 000000100 А 000000110 000000010 000000001 000000001 000000000 4, 5, 2i 3i 4 3-, 2s l По окончании работы устройства показани  счетчиков 9 составл ют 10, 10, 8-, 6) 6j 7$ 4 3,- 1. Таким образом, в предлагаемом устройстве дл  определени  минимальньк величин путей в графах значитель но сокращаютс  аппаратурные затраты ( приблизительно, с точностью до одного триггера, на ()счетчиков, и которые занос тс  числа импульсов, дополн ющие веса вершин до полной емкости счетчиков) по сравнению с известным устройством. Формула изобретени  Устройство дл  определени  минимальных путей в графах, содержащее цепочки по числу строк и столбцов матричной модели сети из последовательно соединенных триггера и дифференцирующей цепочки, элементы ИЛИ по числу строк матричной модели сети , входы которых подключены к выходам дифференхщруницих цепочек одноименных строк матричной модели сети , группу триггеров по числу столбцов матричной модели сети, первую и вторую группы элементов И по числу столбцов матричной модели сети, счетчики по числу столбцов матричной модели сети и генератор импульсов, отличающеес  тем, что, с целью повьшгени  надежности, в него введены группа элементов НЕ по числу столбцов матричной модели сети, группа регистрирукицих счетчиков по числу столбцов матричной модели сети , элемент И-НЕ и элемент И, выход которого подключен к информационным входам элементов И первой группы и второй труппы-, управл ющие входы которых соединены соответственно с выходами соответствующих триггеров группы и элементов НЕ одноименных столбцов матричной модели сети, выходы элементов ИЛИ подключены ко входам триггеров соответствующих столбцов матричной модели сети, выход кавдого элемента И первой группы соединен со входом счетчика одноименного столбца матричной модели сети, выход каждого из которых подключен ко входам триггеров соответствующего столбца матричной модели сети, ко входу элемента НЕ одноименного столбца матричной модели сети и к соответствующему входу элемента И-НЕ, выход которого соединен с первым входом элемента И, второй вход которого подключен к выходу генератора импульсов, третий вход которого  вл етс  входом устройства, выход каждого элемента И второй группы соединен со входом регистрирующего счетчи988600610
    ка группы одноименного столбца ма:трич- 1. Авторское свидетельство СССР ной модели сети.№ 525954, кл. G Об F 15/20; 1974.
    Источники информации, 640314, кл. G Об G 7/122, 1977
    прин тые во внимание при экспертизе t (прототип).
  2. 2. Авторское свидетельство СССР
SU802880614A 1980-02-01 1980-02-01 Устройство дл определени минимальных путей в графах SU886006A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802880614A SU886006A1 (ru) 1980-02-01 1980-02-01 Устройство дл определени минимальных путей в графах

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802880614A SU886006A1 (ru) 1980-02-01 1980-02-01 Устройство дл определени минимальных путей в графах

Publications (1)

Publication Number Publication Date
SU886006A1 true SU886006A1 (ru) 1981-11-30

Family

ID=20876891

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802880614A SU886006A1 (ru) 1980-02-01 1980-02-01 Устройство дл определени минимальных путей в графах

Country Status (1)

Country Link
SU (1) SU886006A1 (ru)

Similar Documents

Publication Publication Date Title
CN109344964A (zh) 一种适用于神经网络的乘加计算方法和计算电路
Takeuchi et al. Global stability of ecosystems of the generalized Volterra type
US3413452A (en) Variable presetting of preset counters
SU886006A1 (ru) Устройство дл определени минимальных путей в графах
KR0134659B1 (ko) 고속화한 시험패턴 발생기
SU744592A2 (ru) Устройство дл определени максимальных величин путей в графах
US4159529A (en) Fibonacci code adder
SU1254501A1 (ru) Устройство дл моделировани вершины графа
SU1285487A1 (ru) Устройство дл определени максимальных путей в графах
SU1001101A1 (ru) Устройство дл распределени заданий процессорам
SU851400A1 (ru) Устройство дл сравнени чисел
SU1383389A1 (ru) Устройство дл моделировани сетевых графов
SU1376096A2 (ru) Устройство дл моделировани сетевых графов
SU1070560A1 (ru) Устройство дл моделировани сетевых графов
SU1339582A1 (ru) Устройство дл определени пути экстремальной пропускной способности ориентированного графа
SU1262476A1 (ru) Устройство дл выделени максимального числа
SU1005066A2 (ru) Устройство дл исследовани путей в графах
SU767756A1 (ru) Устройство параллельного сдвига
SU976442A1 (ru) Устройство дл распределени заданий процессорам
SU1481749A1 (ru) Устройство дл умножени
SU1215116A1 (ru) Устройство дл определени кратчайшего пути автономного транспортного робота
SU991425A1 (ru) Устройство вычислени цепных дробей
Grason et al. Teaching with a hierarchically structured digital systems laboratory
SU798862A1 (ru) Устройство дл решени системлиНЕйНыХ уРАВНЕНий
Spencer Real-time applications of neural nets