SU1254501A1 - Устройство дл моделировани вершины графа - Google Patents

Устройство дл моделировани вершины графа Download PDF

Info

Publication number
SU1254501A1
SU1254501A1 SU843831524A SU3831524A SU1254501A1 SU 1254501 A1 SU1254501 A1 SU 1254501A1 SU 843831524 A SU843831524 A SU 843831524A SU 3831524 A SU3831524 A SU 3831524A SU 1254501 A1 SU1254501 A1 SU 1254501A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
inputs
output
elements
graph
Prior art date
Application number
SU843831524A
Other languages
English (en)
Inventor
Евгений Васильевич Орлов
Владимир Николаевич Павлов
Юрий Евгеньевич Панюшкин
Виктор Юрьевич Пустовит
Original Assignee
Московский Ордена Трудового Красного Знамени Институт Электронной Техники
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Ордена Трудового Красного Знамени Институт Электронной Техники filed Critical Московский Ордена Трудового Красного Знамени Институт Электронной Техники
Priority to SU843831524A priority Critical patent/SU1254501A1/ru
Application granted granted Critical
Publication of SU1254501A1 publication Critical patent/SU1254501A1/ru

Links

Abstract

Изобретение относитс  к аналоговой вычислительной технике и может быть использовано в специализированных стохастических моделирующих установках дл  анализа и синтеза параллельных программ. Целью изобретени   вл етс  расширение его функциональных возможностей за счет обеспечени  возможности моделировани  графов сетей Петри. Устройство содержит дешиф ратор 1, блок 2 задани  кода граничного значени  состо ни  вершины графа , элемент 3 сравнени , реверсивный счетчик 4, первый элемент ИЛИ 5, переключатель 6 режима работы, второй элемент ИЛИ 7, группу элементов И 8, группу элементов НЕ $, входы 10 и 11, переключатели 12. 1 ил. Q / ип уо ю -ttte йп

Description

i
Изобретение относитс  к вычисли- тельной технике и может быть использовано в специализированных модулирщих установках дл  анализа и синтеза параллельных программ.
Цель изобретени  - расширение функциональных возмо шостей за счет обеспечени  возможности моделировани  графов сетей Петри.
На чертеже изображено предлагаемое устройство.
Устройство дл  моделировани  вершины графа содержит дешифратор 1, блок 2 задани  кода граничного значени  состо ни  вершины графа, эле- :Мент 3 сравнени , реверсивньш счетчик 4, первый элемент ИЛИ- 5, перекл -чатель 6 режима работы, второй элемент ИЛИ 7, группу элементов И 8, группу элементов НЕ 9, входы 10 и переключатели 12, вход щие в состав блока 2 задани  кода.
Выходы элементов И 8 соединены с входами BTOpoi o элемента ЖШ 7.
Перва  группа входов, каждого элемен- 25 пр мого счета реверсивного счетчика
та PI 8 группы и входы первого элемента ИЛИ 5  вл ютс  информационными входами устройства. Выход ка здого. элемента И 8 группы через о/дноимен- ный элемент НЕ 9 группы соединен с соответствующими входами остальных элементов И 8 группы,с соответ- СТВУЮ1ДИМ входом элемента ИЛИ 7,  вл етс  группой информационных вько- дов устройства. Выход первого эле-, мента ИЛИ 5 соединен с входом пр мого счета реверсивного счетчика 4, а выход второго элемента .ИЛИ 7 подключен через.переключатель б режима работы к входам обратного счета и установки нул  реверсивного счетчика 4, выходы которого соединены с первой группой входов элемента 3 срав- нени  и с входами дешифратора 1, выход которого подключен к первым входам элементов И 8 группы. Втора  группа входов элемента 3 сравнени  соединена соответственно с.выходами блока 2 задани  кода граничного значени  состо ни  вершины графа, а выходы элемента, 3 сравнени  . вл ютс  второй группой выходов устройства. Такое выполнение устройства позвол ет моделировать сети Петри.
Так как в сет х Петри казкда  вершина может иметь количество состо ний т, равное , в устройстве дл  моделировани  вершины графа используетс  реверсивньш счетчик.
значение которого измен етс  от О до 2.
Устройство работает следующим образом . На входы элемента ИЛИ 5 поступают входные сигналы событий А с других устройств дл  моделировани  вершины графа, а на группу входов элементов И 8 группы поступают сигналы событий |U и условий р и у
Предварительно реверсивный счет- чкк 4 устанавливаетс  в нулевое состо ние по сигналу УО на вход установки нул . С помощью переключател  12 блока 2 задани  кода граничного
значени  состо ни  вершины графа производитс  установка граничного значени  состо ни  вершины графа сети Петри - код ( ,где п - разр дность реверсивного счетчика
4) на входах элемента 3 сравнени  подачей сигналов и на входы задани  логических уровней.
Входной сигнал, проход  через элемент ИЛИ 5, поступает на вход
4 и .увеличивает его значение. На выходе де ш фратора 1 по вл етс  сигнал , который разрешает прохождение сигналов , р и у н.а выход уст- 0 ройства.
В устройстве предусмотрено два релсима работы.
В первом режиме (выход элемента ИЛИ 7 подключен к входу обратного счета реверсивного счетчика 4) при возникновении, сигналов - , Р и у на входах одного из элементов И 8, на выходе этого элемента по вл етс  сигнал, который, проход  через эле5
40
мент НЕ 9, запре щет прохождение
45
сигналов на выход в других элементах И 8. Выходной сигнал, проход  через элемент ИЛИ 7, поступает на вход обратного счета реверсивного счетчика 4 и его значение уменьшаетс . Когда значение реверсивного счетчика 4 равно нулю, на выходе дешифратора 1 по вл етс  сигнал, который запрещает прохождение сигналов на информационный выход устройства. В этом режиме количество входных сигналов А ограничено величиной 2 В зависимости от совпадени  или несовпадени  значени  реверсивного счетчика 4 с величиной кода Р на вхо дах элемента 3 .сравнени , на его выходах возникают сигналы условий ({, f и С),которые могут, быть поданы на входы элементов И 8 или на
50
,входы других устройств в зависимости от конкретной модели объекта.
Во втором режиме выкодной сигнал поступает элемент ИЛИ 7 на вход установки нул  реверсивного счетчика 4 и сбрасывает его в нулево состо ние,
Релсим работы определ етс  видом исследуемой модели объекта. Имеетс  возможность объедин ть устройства мевду собой по входам 10 и 11 с целью увеличени  количества входов и выходов.

Claims (1)

  1. Формула изобретени 
    Устройство дл  моделировани  вершины графа, содержащее два элемента ШШ, группу элементов И, группу элементов НЕ, причем группа входов каждого элемента И группы и входы пер- вого элемента ИЛИ  вл ютс  соответ- йтвен но информационными входами устройства , выход каждого элемента И группы через одноименный элемент НЕ группы подключен к соответствующим входам остальных элементов И группы, к соответствующему входу второго элемента ИЛИ и  вл етс  соответствующим выходом группы информационных выходов устройства, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет обеспечени  моделировани  графов сетей Петри, в него введены дешифратор, элемент сравнени , реверсивный счетчик5 блок задани  кода граничного значени  состо ни  вершины графа и переключатель режима работы, причем выход первого элемента ШШ соединен с входом пр мого счета реверсивного счетчика, выход второго элемента ИЛИ через переключатель режимов работы подключен к входу обратного счета и входу установки нул  реверсивного счетчика, выходы которого соединены с первой группой входов элемента сравнени  и с входами дешифратора, выход которого подключен к соответствующим входам элементов И группы, втора  группа входов элементов сравнени  соединена с выходами блока задани  кода граничного значени  состо ни  вершины графа, выходы элемента сравнени   вл ютс  группой выходов сигналов условий устройства.
SU843831524A 1984-12-26 1984-12-26 Устройство дл моделировани вершины графа SU1254501A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843831524A SU1254501A1 (ru) 1984-12-26 1984-12-26 Устройство дл моделировани вершины графа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843831524A SU1254501A1 (ru) 1984-12-26 1984-12-26 Устройство дл моделировани вершины графа

Publications (1)

Publication Number Publication Date
SU1254501A1 true SU1254501A1 (ru) 1986-08-30

Family

ID=21153903

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843831524A SU1254501A1 (ru) 1984-12-26 1984-12-26 Устройство дл моделировани вершины графа

Country Status (1)

Country Link
SU (1) SU1254501A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1034048, кл. G 06 G 7/122, 1983. Авторское свидетельство СССР 736108, кл. С 06 F 15/20, 1980. *

Similar Documents

Publication Publication Date Title
SU1254501A1 (ru) Устройство дл моделировани вершины графа
SU1418732A1 (ru) Устройство дл моделировани процесса контрол программного обеспечени ЭВМ
SU1659998A1 (ru) Устройство дл сортировки чисел
SU864275A1 (ru) Устройство дл ввода информации
SU822376A1 (ru) Реверсивное счетное устройство
SU886006A1 (ru) Устройство дл определени минимальных путей в графах
SU365711A1 (ru) УСТРОЙСТВО дл РЕШЕНИЯ ЗАДАЧИ УПОРЯДОЧЕНИЯ ТЕХНОЛОГИЧЕСКИХ ОПЕРАЦИЙ
SU1288710A1 (ru) Устройство дл исследовани графов
SU543958A1 (ru) Симмирующее устройство дл цифрового дифференциального анализатора
SU651339A1 (ru) Устройство дл определени максимального числа
SU1030816A1 (ru) Устройство дл геометрических преобразований изображений объектов
SU830377A1 (ru) Устройство дл определени кодаМАКСиМАльНОгО чиСлА
SU547762A1 (ru) Устройство дл ввода информации
SU610144A2 (ru) Устройство дл отображени окружностей
SU1451714A1 (ru) Устройство дл анализа параметров графа
SU1336094A1 (ru) Устройство дл цифровой индикации
SU879581A1 (ru) Преобразователь кодов
SU1683004A1 (ru) Устройство дл анализа нечетких данных
SU1485268A1 (ru) Устройство для/ моделирования вычислительных систем
SU1471193A1 (ru) Устройство дл контрол оптимальных Р-кодов Фибоначчи
SU807310A1 (ru) Устройство дл моделировани процессаРАСпРЕдЕлЕНи зАгРужЕННОСТи КОМплЕКС-НыХ бРигАд
SU387353A1 (ru) УСТРОЙСТВО дл СТАТИСТИЧЕСКОГО КОДИРОВАНИЯ
SU1061165A1 (ru) Устройство дл контрол и учета работы оборудовани
SU1195428A1 (ru) Устройство дл формировани серий импульсов
SU1133598A2 (ru) Вычислительное устройство дл первичной обработки сигналов