SU543958A1 - Симмирующее устройство дл цифрового дифференциального анализатора - Google Patents

Description

1

Изобретение относитс  к вычиспитепь (ной технике и предназначено дл  суммирощани  приращений в цифровых дифференци )апьных анализаторах.

Известно суммирующее усгройстЕьо, содержащее регистры, элементы И l.

Это устройство имеет низкое быстродей ствие.

Известно также устройство, содержащее блок пам ти и блок синхронизации.

Известное устройство обладает сложной структурой, так как дл  его реализации необходим реверсивный счетчик, сдвигающий регистр, однозар дный сумматор.

Целью изобретени   вл етс  упрощение устройства.

Поставленна  цель достигаетс  тем, 4Tq устройство содержит блок управлени , два элемента ИЛИ, два элемента И, счетчик, первый и второй вь1ходы которого соединен р первыми входами соответственно первого и второго элемента ИЛИ, первый выход блока синхронизации соединен со вторым уходом первого элемеита ИЛИ, первыми элементов И и счетчика, второй БЫхор

блока синхронизаци  соеднпен через блок управлени  со вторыми входами элементов И и блока naufiTit, выходы первого и второго

элементов ИЛИ соединены соответственно

I

с третьими входами первого и второго эл:е- ,ментов И, выходы которых соединены cooT-f ветственно со вторым н третьим входами счетчика, третий выход которого соеди le icj третьим входом блока пам ти, первый ьыхо(ц (Которого соединен с четвертым входом счетчика , а второй выход  вл етс  выходом устройства , третий и второй входы соответственно первого и второго элементов ИЛИ  в лаютс  входами устройства.

На чертеже приведена схема устройства; Она содержит первый элемент ИЛИ 1, второй элемент ИЛИ 2, первый элемент И 3, второй эпеме гг И 4, блок пам ти 5, счетчик 6, блок управлени  7 и блок синхронизации 8.

Счетчик 6 построен на основе фазо-импульсного многоустойчивого элемента и предназначен дл  поразр дного суммирова- ни  чисел, представленных в фазо-импульс .ном и число-импульсном кодах. Блок управу