SU450198A1

SU450198A1 - Цифрова интегрирующа система дл решени линейных дифференциальных уравнений

Info

Publication number: SU450198A1
Application number: SU1893232A
Authority: SU
Inventors: Виталий Петрович Боюн; Леонид Григорьевич Козлов
Original assignee: Ордена Ленина Институт Кибернетики Ан Усср
Priority date: 1973-03-13
Filing date: 1973-03-13
Publication date: 1974-11-15

Description

1

Изобретение от1носитс к области вычислительной техники и может быть использовано при построении цифровых интегрирующих машин.

Известны цифровые и тегрирующИе системы дл решени лниейных дифференциальных уравнений, содержащие регистры приращений , устройство умножени , .первые входы которых подключены к выходам регистров приращений, коммутатор, информационные входы которого подключены к выходам устройств умножени , интеграторы, входы которых подключены к выходам коммутатора, запоминающее устройство коэффициентов, выход которого соединен со вторыми входами устройств умножени , устройство управлени , пер:ВЫЙ выход которого соединен с управл ющим входом .коммутатора, а второй выход - с выходом запоминающего устройства коэффициентов .

Целью изобретени вл етс увеличение быстродействи и павышени точности системы .

Поставленна цель достигаетс тем, что система содержит счетчик, вход которого подключен к nepBOiMy входу системы, регистры адресов, запоминающее устройство адресов, вход которого .подключен к третьему выходу устройства управлени , а выход соединен с входами регистров адресов, схемы сравнени ,

первые входы которых .подключены к .выходам регистров адресов, а вторые входы - к выходу счетчика; первую группу элементов «И, первые входы которых подключены к выходам схем сравнени , а выходы соединены с входами регистров приращений, дешифратор , вход которого подключен к выходу счетчика , вторую группу элементов «И, первые входы которых подключены к выходам интеграторов , вторые входы - к выходу дещифратора , а выходы соединены со вторыми входами элементов «И первой группы, дополнительный элемент «И, первый вход которого подключен ко второму входу системы, второй

вход - к выходу дешифратора, а выход соединен со вторыми входами элементов «И первой группы.

На чертеже представлена блок-схема предлагаемой системы.

Она содержит интеграторы 1, .коммутатор 2, устройства умножени 3, регистры приращений 4, элементы «И столбцов 5, схемы сравнени 6, регистры адреса 7, счетчик 8, элементы «И строк 9, дешифратор 10, запоминающее устройство адресов 11, запоминающее устройство коэффициентов 12, устройство управлени 13, допол.нительный элемент «И 14, входы системы 15 и 16.

Система работает следующим образом.

Количество цепочек, состо щих из регистра адреса 7, схемы сравнени 6, вентил столбцов 5, регистра приращений 4 и устройства умножени 3, выбираетс равным количеству ненулевых коэффициентов в матрице решаемой системы уравнени .

При ломоЩИ коммутатора 2 ко входам интеграторов 1 подключаетс такое количество устройств умножени 3, сколько ненулевых коэффициентов содержитс в соответствующем уравнении системы. Из запоминающего устройства коэффициентов 12 в устройства умножени 3 занос тс коды посто нных коэффициентов (это делаетс только перед началом работы), а в регистры адреса 7 из запоминающего устройства адресов 11 занос тс адреса коэффициентов, характеризующие св зи переменных данного уравнени с переменными остальных уравнений системы.

При нулевом содержимо1М счетчика 8 на входы элементов «И столбцов 5 подаетс со входа системы через дополнительный элемент «И 14 приращение .независимой переменной. Далее на входы элементов «И .столбцов 5 поступают последовательно (в соответствии с кодом в счетчике 8) через элементы «И строк 9 приращени HHTerpaTOpoB 1.

В то же врем , в зависимости от кода в счетчике 8, схемы сравнени 6 открывают элементы «И столбцов 5 тех регистров приращений 4, которым соответствуют не равные «улю коэффициенты матрицы.

Предмет изобретени

Цифрова интегрирующа система дл решени линейных дифференциальных уравнений , содержаща регистры приращений, устройство умножени , первые входы которых подключены к выходам регистров приращений , коммутатор, инфор.мационные входы которого подключены к выходам устройств умножени , интеграторы, входы которых подключены к выходам коммутатора, запоминающее устройство коэффициентов, выход которого соединен со вторыми входами устройств умножени , устройство управлени , первый выход которого соединен с управл ющим входом коммутатора, а второй выход - с входом запоминающего устройства коэффициентов, отличающа с тем, что, с целью увеличени быстродействи и повышени тоЧ|НОСти, она содержит счетчик, вход которого подключен к первому входу системы, регистры адресов , запоминающее устройство адресов, вход которого подключен к третьему выходу устройства управлени , а выход соединен с входом регистров адресов, схемы сравнени , первые входы которых подключены к выходам регистров адресов, а .вторые входы - к выходу счетчика, первую группу элементов «И, первые входы которых подключены к выходам схем сравнени , а выходы соединены с входами регистров приращений, дешифратор, вход которого подключен к выходу счетчика, вторую группу элементов «И, первые входы которых подключены к выходам интеграторов, вторые входы - к выходу дешифратора, а выходы соединены со вторыми входами элементов «И первой группы, дополнителвный элемент «И, первый вход которого подключен ко второму входу системы, второй вход - к выходу дешифратора, а выход соединен со вторыми входа-МИ элементов «И первой группы.