SU744592A2 - Устройство дл определени максимальных величин путей в графах - Google Patents

Устройство дл определени максимальных величин путей в графах Download PDF

Info

Publication number
SU744592A2
SU744592A2 SU782587569A SU2587569A SU744592A2 SU 744592 A2 SU744592 A2 SU 744592A2 SU 782587569 A SU782587569 A SU 782587569A SU 2587569 A SU2587569 A SU 2587569A SU 744592 A2 SU744592 A2 SU 744592A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
graph
input
network
graphs
Prior art date
Application number
SU782587569A
Other languages
English (en)
Inventor
Станислав Викторович Назаров
Виктор Алексеевич Титов
Original Assignee
Военная Орденов Ленина,Октябрьской Революции И Суворова Академия Им.Ф.Э.Дзержинского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная Орденов Ленина,Октябрьской Революции И Суворова Академия Им.Ф.Э.Дзержинского filed Critical Военная Орденов Ленина,Октябрьской Революции И Суворова Академия Им.Ф.Э.Дзержинского
Priority to SU782587569A priority Critical patent/SU744592A2/ru
Application granted granted Critical
Publication of SU744592A2 publication Critical patent/SU744592A2/ru

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МАКСИМАЛЬНЫХ ВЕЛИЧИН ПУТЕЙ В ГРАФАХ
1
Изобретение относитс  к области .вычислительной техники и может быть использовано при исследовании параметров сетевых графиков.
По основному авт.св. № 491132 известно устройство дл  определени  максимальных величин путей в графах, содержащее блок управлени , импульсный вход которого соединен с выходом генератора импульсов, элементы И по числу столбцов матри 1ной модели сети, цепочки из последовательно соединенных счетчиков и триггера по числу строк и столбцов матричной модели сети, выход триггера каждого столбца подключей к входу элемента И соответствующего столбца, входы которых соединены со счетными входами счетчиков одноименной строки матричной модели сети и с соответствующим входом блока управлени , выход которого подключен К управл ющим входам .элементов И.
Недостатке известного устройства  вл етс  невозможность определени  величин максимальных путей, моментов наиболее раннего свершени  событий с одновременной : идентификацией соответствующих номеров всех вершин сетевого графика.
Необходимость в этом возникает, например, при р ёшёййй задач пЛа;Нировани  организации выполнени  некоторого множества работ, представленных сетевым графиком. В этом случае бывает необходимо определить величину критического пути от произвольной вершины сети до ее конечной вершины или моменты наиболее раннего
10 свершени  событий вершин с одновременной .их идентификацией.
Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет определени  мак15 симальных путей и моментов наиболее раннего наступлени  событий дл  всех вершин сетевого графика.
Поставленна  цель достигаетс  -тем,
20 что в казкдый столбец матричной модели сети feведены регистрирующий счетчик, дополнительный элемент И и элемент НЕ, вход которого подключен к выходу элемента И, выход элемента НЕ соеди25 нен с первым входом дополнительного элемента И, второй вход которого подключен к выходу блока управлени , выход дополнительного элемента И соединен с входом регистрирующего счетчика..
30
На чертеже показана структурна  схема предлагаемого устройства,
Оно содержит матричную модель 1 сети, блок 2 управлени , генератор .3 тактовых импульсов, формирователи
4весов дуг, включающие счетчик 5 и триггер 6f элементы И 7, элементы
НЕ 8, дополнительные элементы И 9 и регистрирующие счетчики Ю.
Устройство работает следующим образом.
-. Первоначально в модель 1 заноситс , информаци  о топологии моделируемого графа (сети). При этом триггеры 6 формирователей 4, моделирующих ветви графа, устанавливаютс  в единичное состо ние. Соответствующий формирователь 4 определ етс  пересечением строки с номером, равным номеру начального узла моделируемой ветви, и столбца с номером, равным номеру ее конечного узла. В счетчики
5соответствующих формирователей 4 занос тс  числа импульсов, допол Н йщие длйтёльности ветвей до полной емкости счетчиков. После занесени  исходной инофрмации на выходах элементов 7 И, объедин ющих выходы формирователей 4 в столбцах, соответствующих начальным узлам моделируемого графа, будут высокие потен 1Хиалы . Это объ сн етс  тем, что в
однонаправленном графе без циклов и петель начальные узлы не содержат вход щих ветвей, -а следовательно, и триггеры б формирователей 4, наход щихс  в этом столбце, будут в нулевом состо нии (элементы 7 соединены с нулевыми выходами триггеров 6) . Счетчики 10 в исходном состо нии сброшены в нулевое состо ние.
Исходный граф заноситс  в матричную модель сети в инверсном пор дке, т.е. матрица смежности заносимого графа транспортирована относительно неглавной диагонали . Это позвол ет использовать дл  расчета максимальных путей в графе процедуру динамического программировани .
С по влением пускового сигнала блок 2 управлени  разрешает прохождениё импульсов с выхода генератора 3 на .входы всех элементов И 9. При этом импульсы проход т только на входы счетчиков 5 тех формирователей 4, Которые моделируют веса дуг, исход щих из начальных узлов.
Эти же импульсы проход т на регисрирующие счетчики 10 всех вер ин графа , кроме начальной, так как на. выходе соответствующего элемента 7 высокий потенциал, а следовательно, на выходе элемента НЕ 8 низкий.
Отсчитав число импульсов, пропорциональное весу моделируемой дуги, счетчик 5 одного из формирователей переполн етс , устанавливает.в нулевое состо ние соответствующий триггер б, и на вход соответствующего
элемента И 7 поступает разрешение с нулевого выхода этого триггера. Если на остальных входах этого элемента И 7 - разрешающие потенциалы, то на его выходе по вл ютс  импульсные сигналы. Это свидетельствует о том, что все веса дуг, вход щих в узел, номер которого соответствует номеру столбца формирователей 4, объединенных этим элементом 7, сформрованы . При этом формируетс  разрешение поступлени  импульсов на входы счетчиков 5 формирователей 4, .моделирующих ветви графа, исход щие из сформированного уз,ла. Одновременно. ,с этим на вход элемента НЕ 8 одно-именного столбца подаетс  высокий потенциал, а с его выхода - низкий, следовательно, подача импульсов на вход счетчика 10 через элемент И 9 прекратитс  и на выходе счетчика 10зафиксируетс  врем  максимального пути дл  данной вершины графа.
.Вычислительный процесс продолжаетс  до тех пор, пока на выходах всех элементов И 7 не будут присутствовать высокие потенциалы. Это свидетельствует о том, что все узлы исследуемого графа сформированы. Блок 2 управлени  при этом прекращает подачу импульсов на входы формирователей 4 и элементов 9. . .
Число импульсов, зафиксированное на счетчиках 10, соответствует максимальной величине пути дл  данной вершины (величине максимального пути в графе от данной вершины до конечной)
Работа ycTpoiftcTBa при определении наиболее ранних моментов поступлени  событий идентична работе устройства при определении величин максимальных путей дл  всех вершин в графе. Разница лиШь в том, что матрица смежности графа заноситс  в матричную модел сети без предварительного транспортировани , т.е. так, как это сделано в прототипе.
Таким образом, устройство за счет введени  дополнительных элементов с новыми св з ми обеспечивает получе ,ние нового положительно.го эффекта, который заключаетс  в том, что в зависимости от способа занесени  исходной информации о сетевом графе вычисл ютс  максимальные пути от всех вершин графа до конечной, а также моменты наиболее раннего наступлени  событий дл  всех вершин исследуемого графа с одновременной идентификацией этих вершин.

Claims (1)

  1. Формула изобретени 
    Устройство дл$г определени  максимальных величин путей, в графах по авт.Ьв. № 491132, ающе е с   тем, что, с цельЪ расширени  функциональных возможностей за счет
    определени  максимальных путей и моментов наиболее раннего наступлени  событи  дл  всех вершин сетевого графика, в каждый столбец матричной модели сети устройства введены регистрирующий счетчик, дополнительньой элемент И и sjjeMeHT НЕ, вход которого подключен к выходу элемента И, выход элемента НЕ соединен с первым входом дополнительного элемента И, второй вход которого подключен к выходу блока управлени , выход дополнительного элемента И соединен с входом регистрирующего счетчика.
    JL
SU782587569A 1978-03-06 1978-03-06 Устройство дл определени максимальных величин путей в графах SU744592A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782587569A SU744592A2 (ru) 1978-03-06 1978-03-06 Устройство дл определени максимальных величин путей в графах

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782587569A SU744592A2 (ru) 1978-03-06 1978-03-06 Устройство дл определени максимальных величин путей в графах

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU491132 Addition

Publications (1)

Publication Number Publication Date
SU744592A2 true SU744592A2 (ru) 1980-06-30

Family

ID=20752308

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782587569A SU744592A2 (ru) 1978-03-06 1978-03-06 Устройство дл определени максимальных величин путей в графах

Country Status (1)

Country Link
SU (1) SU744592A2 (ru)

Similar Documents

Publication Publication Date Title
SU744592A2 (ru) Устройство дл определени максимальных величин путей в графах
SU798854A1 (ru) Устройство дл моделировани сетевыхгРАфОВ
SU640314A1 (ru) Устройство дл определени экстремальных путей в графах
SU959090A1 (ru) Устройство дл моделировани сетевых графов
SU491132A1 (ru) Устройство дл определени максимальных величин путей в графах
SU1070560A1 (ru) Устройство дл моделировани сетевых графов
SU1383386A1 (ru) Устройство дл определени максимальных путей в графах
SU716043A1 (ru) Устройство дл моделировани сетевых графов
SU842842A1 (ru) Устройство дл определени крат-чАйшЕгО пуТи B гРАфЕ
SU862145A1 (ru) Устройство дл определени максимальных путей в графах
SU1376097A1 (ru) Устройство дл моделировани сетевых графов
SU521569A1 (ru) Устройство дл моделировани очереди
SU1285487A1 (ru) Устройство дл определени максимальных путей в графах
SU467357A1 (ru) Устройство дл прогнозировани времени по влени случайных событий
SU1001101A1 (ru) Устройство дл распределени заданий процессорам
SU533939A2 (ru) Устройство дл определени критического пути сетевого графика
SU886006A1 (ru) Устройство дл определени минимальных путей в графах
SU744593A1 (ru) Устройство дл исследовани графа
SU501403A1 (ru) Устройство дл моделировани потока случайных событий
SU962968A1 (ru) Устройство дл определени критического пути в графе
SU1485267A1 (ru) Устройство для анализа связности вершин вероятностного графа
SU1203534A1 (ru) Устройство дл моделировани сетевых графов
SU1559353A1 (ru) Устройство дл исследовани параметров графа
SU1376096A2 (ru) Устройство дл моделировани сетевых графов
SU1709348A1 (ru) Устройство дл моделировани сетей Петри