SU1485267A1 - Устройство для анализа связности вершин вероятностного графа - Google Patents

Устройство для анализа связности вершин вероятностного графа Download PDF

Info

Publication number
SU1485267A1
SU1485267A1 SU874346733A SU4346733A SU1485267A1 SU 1485267 A1 SU1485267 A1 SU 1485267A1 SU 874346733 A SU874346733 A SU 874346733A SU 4346733 A SU4346733 A SU 4346733A SU 1485267 A1 SU1485267 A1 SU 1485267A1
Authority
SU
USSR - Soviet Union
Prior art keywords
graph
output
input
vertices
pulse
Prior art date
Application number
SU874346733A
Other languages
English (en)
Inventor
Mikhail A Davydov
Vasilij V Sokolov
Original Assignee
Mikhail A Davydov
Vasilij V Sokolov
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mikhail A Davydov, Vasilij V Sokolov filed Critical Mikhail A Davydov
Priority to SU874346733A priority Critical patent/SU1485267A1/ru
Application granted granted Critical
Publication of SU1485267A1 publication Critical patent/SU1485267A1/ru

Links

Landscapes

  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Description

Изобретение относится к вычислительной технике и может' быть использовано для определения вероятности . существования связи между элементами сети, отображаемой вероятностным граИзобретение относится к вычислительной технике и может быть использовано для определения вероятности существования связи между элементами сети отображаемой графом.
Целью изобретения является расширение функциональных возможностей устройства за счет определения времени распространения сигналов между вершинами графа.
На фиг.1 представлена функциональная схема примера реализации устройства; на фиг.2 - структурная схема наборного поля; на фиг.З - функциональная схема преобразователя код интервал; на фиг.4 - обобщенная структурная схема устройства; на фиг.5 - примеры структурной реализации генераторов случайных событий.
Устройство содержит генератор 1 тактовых импульсов, счетчик 2 циклов,
2
фом. Целью изобретения является расширение функциональных возможностей устройства за счет определения времени распространения сигналов между вершинами графа. С эт.ой целью в устройство введена группа генераторов случайных событий, моменты появления импульсов на выходах которых моделируют время задержки сигналов в вершинах сети. После опроса генераторов определяется момент появления сигнала на выходе конечной вершины блока определения связных вершин графа, а время от момента опроса начальной вершины до появления сигнала на выходе конечной вершины фиксируется блоком формирования гистограмм. 5 ил.
счетчик 3 интервалов времени, элементы ИЛИ 4 и 5, элемент И 6, формирователь 7 импульсов, блок 8 преобразователей код - вероятность, наборное поле 9, блок 10 формирования чистограммы.
Каждый преобразователь блока 8 содержит датчик 11 псевдослучайных чисел, блок 12 сравнения и регистр 13.
Наборное поле 9 содержит преобразователи 14 код - интервал и пары клемм 15, соединение которых диодными перемычками 16 соответствует единице в матрице смежности графа.
Преобразователь 14 код - интервал содержит датчик 17 псевдослучайных чисел, блок 18 элементов И, вычитающий счетчик 19, блок 20 элементов ИЛИ, элемент 21 задержки, элементы И 22 и 23.
$Ц .... 1485267
3
1485267
4
На фиг.4 обозначены генераторы 24 случайных событий, генераторы 25 случайных событий второй группы, элементы ИЛИ 26 группы, блок 27 определения связных вершин графа, элемент ИЛИ 28, генератор 29 пакета импульсов, времяимпульсный интегрирующий преобразователь 30 и вход 31 пуска.
На фиг.5 обозначены первый генератор 32 случайных событий, второй генератор 33 случайных событий, элемент НЕ 34, элемент И 35, элемент ИЛИ 36, элемент 37 ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент 38 импликации и элемент 39 эквиваленции.
Устройство (фиг.1) работает следующим образом.
Наборное поле 9 отображает граф исследуемой сети путем соединения диоднщми перемычками 16 пар клемм 15, соответствующих единичным элементам матрицы смежности графа сети. Выход' преобразователя 14 код - интервал, соответствующего выходной вершине сети, соединяют с входом блока 10 формирования чистограммы. В каждом регистре 13 (М = !,...,В, где В - количество вершин в графе) записано ' значение вероятности существование М-й вершины графа. В счетчик 2 записывают код числа планируемых экспериментов. Счетчик 3 переменной емкости, равной значению Тд - интервалу времени, в течение которого переданная узлом-источником информация для узла-приемника представляет интерес. В датчики 17 каждого М-го преобразователя 14 записывают экстремальные значения диапазона времени прохождения информации по соответствующей вершине графа.
Начало работы устройства осуществляется пуском генератора 1. Если в исходном состоянии сформировался граф? в котором существует путь от начальной к конечной вершине графа, то импульс от генератора 1 пройдет наборное поле и далее поступит на формирователь 7, который Сформирует импульс, инициирующий генерацию псевдослучайного числа каждым из датчиков II. Этот же импульс поступает на входы преобразователей 14, осуществляя перезапись содержимого датчика 17 каждого М-го преобразователя 14 в счетчик 19. При этом в случае ненулевого кода в счетчике 19 на прямом выходе элемента ИЛИ 20 формируется разрешающий потенциал, который открывает элемент И 22. Тактовые импульсы будут поступать на вычитающий вход счетчика 19 до тех пор, пока его содержимое не станет равным нулю, в этом случае с Инверсного выхода элемента ИЛИ 20 на вход элемента И 23 будет подан разрешающий потенциал, и тактовые импульсы начнут проходить через элемент И 23, при условии, что М-й блока 8 сформирует разрешающий потенциал.
При отсутствии пути от начальной к конечной вершине графа после заполнения счетчика 3 на его выходе переполнения появится сигнал, который через открытый элемент И 6 поступает на формирователь 7, начиная новый элементарный цикл моделирования. При наличии такого пути импульсы от генератора 1 будут проходить по вершинам графа, имитируя время задержки,, пропорциональное значению кода М-го счетчика 19.
Одновременно с формированием импульса формирователя происходит вычитание единицы из содержимого счетчика 2 циклов. В момент, когда содержимое счетчика 2 становится равным нулю, на выходе элемента ИЛИ 4 появляется потенциал, запрещающий прохождение тактовых импульсов от генератора 1 через элемент И 6. На этом эксперимент заканчивается.
Таким образом, работа устройства по обобщенной функциональной схеме может быть описана следующим образом.
I
Перед началом работы в блоке 27 задают топологию исследуемого гра- . фа. На вход 3! пуска устройства подают размещающий потенциал. При этом по импульсу с.выхода элемента ИЛИ 28 опрашивают генератор 29 пакета.импульсов., одиночный импульс с выхода которого опрашивает все генераторы 24 и 25 случайных событий. При помощи элементов ИЛИ 26 формируют событие, закон изменения (существования) которого взаимообусловлен законами существования событий на выходах генетаторов 24 и 25. Сигналы с выхода элементов ИЛИ 26, определяющие время существования вершин графа, поступают на входы блока 27. При этом одновременно опрашивается начальная вершина графа. Сигналы на выходах блока 27 появляются (при наличии пути) через время, определяемое сигналами на вы1485267
ходе элементов ИЛИ 26. Измерение этого времени и является целью изобретения. Таким образов, необходимым условием достижения цели изобретения является моделирование события (на выходе каждого элемента ИЛИ 26), закон изменения которого является функцией двух других независимых случайных событий (в частности, одно из событий определяет факт существования одной из вершин графа.- при помощи генератора 24, а второе - время функционирования (существования) вершины графа - при помощи генератора 25). В этой связи целесообразно о'тметить, что для моделирования события, закон изменения которого является функцией двух случайных событий, могут быть использованы элементы, определяющие различные логические функции, например отрицание (элемент 34 НЕ) - для противоположного события (фиг. 5а) конъюкцию (элемент И 35) - для взаимозависимых событий (фиг. 56), дезъюнкцию (элемент ИЛИ 36) - дл·. взаимокомпенсирующих событий (фиг. эв), дизъюнкцию строго-разделительную (элемент 37 ИСКЛЮЧАЮЩЕЕ ИЛИ) - для взаимоисключающих событий (фиг.5г), импликацию (элемент 38) - для взаимообуславливающих событий, эквивалентность (элемент 39) - для совпадающих событий (фиг. 5е). Причем функция конъюнкции может быть реализована и последовательным соединением генераторов 32 и 33. Однако в этом случае уменьшается быстродействие при моделировании суммарного события. На фиг.5 входы генераторов 32 и 33 являются входами опроса, а выходы - выходами событий. Для реализации (синтеза) сложных функций может быть использован принцип суперпозиции, а также любые другие функции математической логики. Таким образом может быть получен (синтезирован) генератор случайных событий, сигнал на выходе которого зависит от множества случайных функций. На фиг.5 пунктирной линией показаны генераторы событий, зависящих от двух (кроме фиг.5а) случайных функций. Входа генераторов 32
10
25
15
20
30
35
40
45
50
и 33 также показаны объединенными, но в объем случае каждый генератор 32 и 33 может быть опрошен своим сигналом. Под генератором случайных событий понимается устройство, для получения сигнала характеристики (например существования или длительности) которого подчиняются заранее установленным для данного устройства закономерностям.

Claims (1)

  1. Формула изобретения Устройство для анализа связности
    вершин вероятностного графа, содержащее первую группу генераторов случайных событий и блок определения связных вершин графа, выход признака ; достижимости К-й вершины графа которого (К = 1,...,В, где В - количество вершин в графе) является одноименным выходом устройства, отличающееся тем, что,, с целью расширения функциональных возможностей устройства за счет определения времени распространения сигналов между Вершинами графа, в него введены вторая группа генераторов случайных событий, группа элементов И, генератор пакета импульсов, элемент ИЛИ и времяимпульсный интегрирующий преобразователь, причем вход пуска устройства подключен к входу разрешения работы времяимпульсного интегрирующего преобразователя, выход признака переполнения которого подключен к первому входу элемента ИЛИ, выход которого подключен к входу начальной установки времяимпульсного интегрирующего преобразователя и к тактовому входу генератора пакета импульсов, выход которого подключен к входам Опроса всех генераторов случайных событий первой и второй групп, выход М-х генераторов случайных событий первой и второй групп подключены к первому и второму входам соответственно М-го элемента И группы, выход которого подключен к М-му входу блока определения связных вершин графа, Ν-й выход которого (где N = Ι,,.,,Β - номер исследуемой вершины графа) подключен к второму входу элемента ИЛИ.
    1485267
    фиг?
    Ί485267
    от фи
    сриг.З
    > 24у -• • • 24, — Я~» • м · -рГ 27 • к • • * 23 1^1··· 25в 3 N04» 30 «-
    Φιμ.ϊ
    1485267
    -Э0-Э 55 -Р0
    0-М 52 0-М- ‘
    0-э 55
    фиг. 5
SU874346733A 1987-11-19 1987-11-19 Устройство для анализа связности вершин вероятностного графа SU1485267A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874346733A SU1485267A1 (ru) 1987-11-19 1987-11-19 Устройство для анализа связности вершин вероятностного графа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874346733A SU1485267A1 (ru) 1987-11-19 1987-11-19 Устройство для анализа связности вершин вероятностного графа

Publications (1)

Publication Number Publication Date
SU1485267A1 true SU1485267A1 (ru) 1989-06-07

Family

ID=21343556

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874346733A SU1485267A1 (ru) 1987-11-19 1987-11-19 Устройство для анализа связности вершин вероятностного графа

Country Status (1)

Country Link
SU (1) SU1485267A1 (ru)

Similar Documents

Publication Publication Date Title
US4063078A (en) Clock generation network for level sensitive logic system
KR100220672B1 (ko) 병렬구조를 갖는 시간간격 측정기
SU1485267A1 (ru) Устройство для анализа связности вершин вероятностного графа
JPH0455272B2 (ru)
KR970705760A (ko) 클럭 신호의 논리적인 결합에 의한 전자회로 테스팅 방법, 및 이러한 테스팅용 장치를 구비한 전자회로(A method for testing an electronic circuit by logically combining clock signals, and an electronic circuit provided with facilities for such testing)
SU746691A1 (ru) Устройство дл контрол знаний учащихс
SU790344A1 (ru) Умножитель частоты следовани импульсов
SU1559353A1 (ru) Устройство дл исследовани параметров графа
SU857985A1 (ru) Устройство дл веро тностного моделировани
SU744592A2 (ru) Устройство дл определени максимальных величин путей в графах
SU1487062A1 (ru) Устройство для моделирования отказов в сложных системах
SU1444807A1 (ru) Устройство дл исследовани св зности графов
SU1529221A1 (ru) Многоканальный сигнатурный анализатор
SU1183972A1 (ru) Устройство дл имитации отказов дискретной аппаратуры
SU1383389A1 (ru) Устройство дл моделировани сетевых графов
SU1401476A1 (ru) Устройство дл моделировани отказов в электронных схемах
SU610122A1 (ru) Устройство дл определени надежности электронных схем
SU907840A1 (ru) Устройство дл измерени коэффициента ошибок
RU1805471C (ru) Устройство дл контрол логических блоков
SU1659881A1 (ru) Устройство дл определени математического ожидани случайного сигнала
SU957205A1 (ru) Генератор случайных процессов
SU1295508A1 (ru) Триггерное устройство
SU1464113A1 (ru) Способ измерени числа истинных тройных совпадений и устройство дл его осуществлени
US3016736A (en) Damping coefficient measuring instrument
SU640314A1 (ru) Устройство дл определени экстремальных путей в графах