SU1465892A1 - Устройство дл моделировавани технологии программировани - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике. Цель изобретени  - повышение точности моделировани  технологии программировани . Устройство дл  моделировани  технологии программировани  содержит генератор 1 импульсов опроса, счетчик 2 обработанных команд, узлы 3 моделировани  этапа программировани , в состав каждого из которых входит генератор 4 случайной последовательности импульсов, элемент НЕ 5, блок 6 элементов ИЛИ, блок 7 элементов задержки, элемент И 8. В состав устройства вход т также коммутатор 9, блок 10 элементов задержки, второй регистр 11 пам ти, дешифратор 12, группа коммутаторов 13, первый регистр 14 пам ти, группа счетчиков 15 ошибок. 1 ил.о

Description

Изобретение относится к цифровой вычислительной технике и может быть использовано при исследовании различных технологий программирования.

Цель изобретения - повышение точности моделирования.

На чертеже представлена структурная схема предложенного устройства.

Устройство содержит генератор 1 импульсов опроса, счетчик 2 обработанных команд, узлы 3 моделирования этапа программирования, в состав каждого из которых входит генератор 4 случайной последовательности импульсов, элемент НЕ 5, блок 6 элементов ИЛИ, блок 7 элементов задержки, элемент И 8.

В состав устройства входят также коммутатор 9, блок 10 элементов задержки, второй регистр 11 памяти, дешифратор 12, группа коммутаторов 13, первый регистр 14 памяти, группа счетчиков 15 ошибок.

Устройство работает следующим образом.

~ Перед началом работы устройства через его установочный вход на установочные входы всех счетчиков импульсов поступает управляющий сигнал, обнуляющий эти счетчики.

В регистр 8 кода оператора записывается N-разрядный единичный код (например, для N=7 записывается код 1111111).

Генератор 1 вырабатывает последовательность импульсов, которая разрешает прохождение единичного кода через коммутатор 9, моделируя последовательность кодов операторов (машинных кодов) программы. Количество кодов, поступивших на выход первого коммутатора 9, подсчитывается счетчиком 2.

Код ,с выхода коммутатора 9 поступает на вход первого узла 3 моделирования этапа программирования. Узлы 3 моделирования этапа программирования предназначены для моделирования N технологических этапов технологии программирования.

Генераторы 4 случайного потока импульсов, элементы НЕ 5 и элементы И 17 предназначены для моделирования потоков ошибок, возникающих на протяжении этапов технологии программирования. В случайные моменты появления импульсов со случайной длительностью на выходах генераторов 4 случайного потока импульсов на управляющих входах элементов И 8 появляются сигналы, запрещающие прохождение сигналов по определенным разрядам, т.е. ошибки, возникающие на первом этапе технологического процесса, приводят к появлению кода оператора 0111111 (для N=7); на втором этапе технологического процесса - к появлению кода оператора 1011111; на N-ом этапе технологического процесса - к появлению кода оператора 1111110. Если на входы генераторов 4 случайного потока импульсов импульсы не поступают, то на управляющие входы элементов И 8 поступают сигналы, разрешающие прохождение сигналов по соответствующим разрядам.

Блоки 7 элементов задержки обеспечивают задержку кодов на времена выполнения отдельных технологических этапов.

Код с выхода одного узла 3 моделирования этапа программирования поступает на вход последующего узла 3 моделирования этапа программирования. С выхода последнего узла 3 моделирования этапа программирования код поступает на вход блока 10 элементов задержки, который задерживает поступивший код на время продолжительности экспертизы (тестирования и анализа). С выхода блока 10 элементов задержки код поступает на вход регистра 11. С выхода последнего код поступает на вход дешифратора 12, который предназначен для анализа < кодов, прошедших все этапы технологического процесса. Если код не содержит ошибок (не был искажен в процессе прохождения технологических этапов) , то управляющий сигнал появится на (N+1)-m выходе дешифратора и поступит на счетный вход соответствующего счетчика 2. Если код был искажен на одном из технологических этапов (содержит нуль в соответствующем разряде кода), то на соответствующем выходе дешифратора 12 появится управляющий сигнал, который поступит на счетный вход соответствующего счетчика 2 и на управляющий вход соответствующего коммутатора 13.

Вероятность искажения одного и того же кода на нескольких технологических этапах достаточно мала. Поэтому для упрощения устройства при появлении, например, кода 1011011 (для N=7) управляющий сигнал появится только нй втором выходе дешифратора 12, т.е. код будет отправлен на доработку на второй технологический этап (на технологический этап с меньшим порядковым номером).

На информационные входы коммутатора 13 поступает исходный единичный ιθ код с выхода регистра 8 кода оператора. При появлении управляющего сигнала на управляющем входе одного из коммутаторов 13 на его выходе появляется единичный код, который посту- и пит на второй вход соответствующего узла 3 этапа. Тем самым моделируется процесс возвращения ошибочных кодов на доработку на соответствующий технологический этап. . 20

Claims (1)

1. Формула изобретения

   Устройство для моделирования технологии программирования, содержащее 25 генератор импульсов опроса, выход которого соединен со счетным входом счетчика обработанных команд, группу счетчиков ошибок и N узлов моделирования этапа программирования(Ν - чис- 30 ло этапов программирования), каждый из которых состоит из блока элементов ИЛИ, генератора случайной последовательности импульсов, элемента НЕ, блока элементов задержки и элемента И, выходы блока элементов ИЛИ соединены соответственно с входами блока элементов задержки, выход генератора случайной последовательности импульсов в кавдом узле моделирования этапа программирования через элемент НЕ соединен с первым входом элемента И своего узла моделирования этапа программирования, установочные входы всех счетчиков объединены и являются установочным входом устройства, отличающееся тем, что, с целью повышения точности моделирования, оно дополнительно содер тельно соединенные блок элементов задержки, второй регистр памяти и дешифратор, причем разрядные входы первого регистра памяти являются информационными входами устройства, а разрядные выходы первого регистра памяти соединены соответственно с информационными входами коммутатора, управляющий вход которого подключен к выходу генератора импульсов опроса, а выходы коммутатора подключены соответственно к входам первой группы блока элементов ИЛИ первого узла моделирования этапа программирования, К-й выход блока элементов задержки К-го узла моделирования этапа программирования (К=1, Ν-1) подключен к второму входу элемента И своего узла моделирования этапа програт^мирования, остальные выходы блока элементов задержки К-го узла моделирования этапа программирования и выход элемента И К-го узла моделирования этапа программирования подключены соответственно к входам первой группы блока элементов ИЛИ (К+1)-го узла моделирования этапа программирования, а остальные выходы блока элементов задержки К-го узла моделирования этапа программирования и выход элемента И К-го узла моделирования этапа программирования подключены соответственно к входам блока элементов задержки устройства, разрядные выходы первого регистра памяти соединены соответственно с информационными входами коммутаторов группы, информационные выходы которых подключены соответственно к входам второй группы блока' элементов ИЛИ соответствующего узла моделирования этапа программирования, i-й выход дешифратора (i=1, N) соединен со счетным входом i—го счетчика ошибок группы и управляющим входом i~ro коммутатора группы, а (И+1)-й выход дешифратора подключен к счетному входу (N+1)-ro счетчика ошибок группы, вход разрешения записи пержит первый регистр памяти, коммута- вого регистра памяти является управтор, группу коммутаторов.и последова- ляюшим входом устройства.

   I I