SU732898A1 - Устройство дл моделировани графов - Google Patents
Устройство дл моделировани графов Download PDFInfo
- Publication number
- SU732898A1 SU732898A1 SU772541796A SU2541796A SU732898A1 SU 732898 A1 SU732898 A1 SU 732898A1 SU 772541796 A SU772541796 A SU 772541796A SU 2541796 A SU2541796 A SU 2541796A SU 732898 A1 SU732898 A1 SU 732898A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- block
- inputs
- counter
- Prior art date
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
например задачи об оптимальном дереве. св зи, оптимальной св зывающей сети, Кроме того, это устройство работает в режиме последовательного просмотра и формировани конфигурации путей, не может реализовать алгоритмы осиовременного , параллельного определени путей и деревьев, что увеличивает врем решени задачи. Цель изобретени - повышение быстро- |Q , действи и расширение класса решаемых задач. Эта цель достигаетс тем, что в предложенное устройство введены формирователь импульсов и элемент ИЛИ-НЕ, входы s Ю
которого соединены с первыми выходами блоков моделей ветвей. Выход элемента ИЛИ-НЕ подключен к первому входу блока управлени , первый выход которого соединен с первым входом третьего элемента И каждого блока модели ветви. Выход третьего элемента И соединен с нулевым входом первого триггера, второй вход со вторым входоь( второго элемента И и единичным выходом второго триггера,счетц25
ный вход которого соединен с выходом первого элемента И, третий вход которого подключен к выходу элемента ИЛИ и к первому входу четвертого элемента И, второй вход которого соединен с выходом второго элемента И. Выход четвертого элемента И каждого блока модели ветви соединен с соответствующим входом из второй группы входов блока формировани топологии, третий выход которого подклю- ЗУ
чен ко второму входу блока управлени и к управл ющему входу формировател импульсов, выход которого соединен с Еходами счетчиков временных интервалов Выходь счетчиков ащзеса подключены ко входам соответствующих элементов ИЛИ. Первый и второй выходы блока формировани топологии iсоединены соответственно с третьим и четвертым Еходами блока управлени , второй выход которого подключен к нулевым входам вторых триггеров .
Блок управлени содержит два счетчика , элемент задержки, инвертор и два элемента И, первые и вторые входы которых 50
соединены с первым входом блока, и выходом первого счетчика соответственно. I Второй вход блока подключен к управл ющему бходу второго счетчика, выход которого через инвертор соединен с третьим 55 на
аходом одного из элементов И, выход которого подключен к первому выходу блока . Выход другого элемента И соешшен
со вторым выходом блока. Третий и четвертый вхо/гы блока подключены к счетным входам первого и второго счетчиков соответственно .
На фиг. 1 представлена структурна схема устройства; на фиг. 2 - функциональна схема блока управлени .
Устройство содер шт блок 1 моделей ветвей, блок 2 формировани топологии.
13-16, входных и выходных полюсов 17-24 (полюса 17 и 18 вл ютс первым и вторым входом, а полюса 19 и 20 первым и вторым выходами блока соответ ственно).
Блок 2 имеет первый 26, второй 27 и третий 28 выходь, первую 29 и вторую ЗО группы входов.
Блок 3 управлени имеет два выхода
стоит из элемента задержки 37, двух элементов И 38 и 39, инвертора 40 и двух счетчиков 41 к 42.
Устройство работает следующим обра- зом.
В исходном состо нии триггеры 10, 11 наход тс в нулевом состо нии. В счетчике 7 записано количество импульсов , пропорцисжальное длительност м сографа . В счетчиках 8 и 9 заданы в обратном коде адреса вершин графа, инцидентных , согласно топологии исследуемого графа, данной ветви.i
В блоках 1, не принимающих участие
в моделировании графа, счетчики 8 и 9 наход тс в нулевом состо нии.
Фаза 1 - поиск очередной сформированной модели ветви, котора может входить
в решение задачи. После подачи сигналов пуска, формирователь 6 импульсов подает импульсы на входы счетчиков 7 временного интервала. Первым по вл етс сигнал переключени в том счетчике 7, в кототельность . По этому сигналу в этом блоке 1 устанавливаютс в единичное состо ние триггеры 10 и 11, и сигнал с единичного выхода триггера 11 поступает
ке 2. По этому сигналу блок 2 выдает на управл ющий вход формировател 6 сир нал, запрещающий подачу импульсов на блок 3 .управлени , генератор 4, элемент. 5 ИЛИ-НЕ и формирователь 6 импульсов, Блок 1 модели ветви состоит из счет чика 7 временного интервала счетчиков 8, 9 арреса, первого и второго триггеров , 11, элемента 12 ИЛИ, элементов И 31 и 32 и четыре входа 33-36, и соответствующих им ветвей исследуемого рый была записана сама больша , длиодин из входов первой группы в блосчетчики 7. Признаком удалени ветви из 1рафа служит ешониноо состо ние выхода 20 в соответствующем блоке модели вет ви. Фаза 2 - определение св занности всех вершин графа. Если оставшиес вершины графа св заны между собой, то данна ветвь окончательно удал етс из графа, в противном случае она воз ащаетс в граф, Одновременно с прекращением формировани длительностей ветвей блок 2 формировани топологии с выхода 26 начинает выдачу импульсов на входы 17 всех блоков. Эти сигналы поступают на входы счетчиков 8 и 9 адреса дл автоматического формировани топологии. Первым по вл етс сигнал на выходе задатчиков 8 или 9 адресов, в которых записан первоначальный адрес В1, потом на выходах задатчиков арресов, в которых записан следующий 1 адрес В2, и т.д. Дл провер ки св зности ветвей, оставшихс в графе, т.е. в тех модел х 1 ветви, в которых триггер 10 находитс в нулевом состо НИИ , по первоначальному адресу В1 блок 2 формировани топологии выдает единичный логический уровень на ЕКОДЫ 18 бло ков 1. В тех блоках 1, в которыхзапи- сан адрес В1 и триггер 10 находитс в нулевом состо нии единичный логический уровень с выхода элемента 13 И устанавливает в единичное состо ние триггер 11 Теперь на входах элемента 14 И имеютс сигналы логической единицы, и единичный сигнал с выхода этого элемента подаетс на второй вход элемента 16 И. При поступлении сигнала второго адреса с Шз1ходов счетчиков адреса 8 и 9 через элемент 12 ИЛИ на первый вход элемента 16 И единица с его выхода поступает на один из входов второй группы блока 2. Число входов в первой и второй Группах В1ходов соответствует числу блоков 1. При наличии хот бы одного единичного сигнала на входах ЗО блок 2 формировани ТСЯ1ОЛОГИИ выдает на выход 27 СИ1 нал, который поступает на входы 18 блоков 1. В модел х ветвей, присутствующих в графе, и в которых есть сигналы второго адреса, присутствуют единичные логические уровни на всех входах элемента 13 И. Сигеалы единицы с выходов эл&ментов 13 И поступают на счетные входы триггеров 11. Те триггеры 11, которые в этот Момент времени находились в единичном состо нии , перебрасываютс в нулевое состо ние , а триггеры 11, находившиес D нулевом состо нии, переход т з единичное состо ние, и таким образом сигналы св зности передаютс следующим ,модел м ветвей по следующим адресам вершин графа. Череду ре симы работы дашюго уст ройства по фазам 1 и 2 наход т, например , минимальное св зывающее дерево следующим образом. В режиме по фазе 1 импульсы с выхода формировател поступают одновременно на входы счетчиков- 7 всех блоков 1. Модели ветвей формируют свои длительности по пор дку уменьшени их величин, начина с самой большей.Как только какой-нибудь блок 1 сформировал свою длительность, два триггера 10 и ll устанавливаютс в единичное состо ние. Единица с единичного выхода триггера 11 сформированной модели ветви поступает на один из Ессодов 29 блока 2. При наличии хот бы одной единицы на входах 29 блок 2с выхода 28 выдает запрет формирователю 6 на выдачу импульсов формировани временных интервалов, и одновременно начинает выдавать импульсы с выхода 26 на выходы счетчиков 8 и 9 адресов всех моделей ветвей, т.е. производитс переключение работы устройства в режиме по фазе 2 дл определени св зности графа без сформированной и отклю- ченной по фазе 1 ветви. Работа устройства в режиме по фазе 2 описана вьпле. В режиме по фазе 2 подсчитываютс сигналы св заности, поступившие на входы ЗО блока 2. Сигналы св заности, собирающиес по схеме ИЛИ в блоке 2 с выхода 27 поступают на вход 36 блока 3 управлени , который подсчитывает их. Конец определени св зности оставшегос подграфа определ етс элементом S ИЛИ-НЕ. Если хот бы в одной модели ветви оставшегос подграфа есть сигнал св зности, т.е. триггер 1О в соответствующем блоке 1 находитс в нулевом состо нии , а триггер 11 - в единичном состо нии , нулевой сигнал с выхода элемента 5 дает запрет в режиме работы устройства по фазе 2 в блок 3 управлени . Как только окончитс процесс определени св зности оставшегос поаграфа в режиме по фазе 2, триггеры 11 всех моделей вервей наход тс в нулевом состо нии, и на всех входах элемента 5 присутствуют нулевые сигналы. При этом с выхода элемента 5 выдаетс на вход 33 блока 3 разрешающий ед1шичный сигнал.
Claims (2)
- По этому сигналу, определ ющему конец определени св зности вершин оставшего подграфа, если не будут достигнуты все вершины исходного графа, блок 3 с выхода 31 выдаетсигнал единицы на входы 21 всех блоков 1. В. блоке 1 модели ветви, исключенной из графа в предыдущем режиме по фазе 1, триггер 11 дает разрешающий потенциал на Екод элемента 15 И, и триггер 10 устанавливаетс в нулевое состо -10 ние, так как эта ветвь входит в решение задачи. Если исключение ветви в предыду щем режиме по фазе 1 не вли ет на св занность вершин исходного графа, блок 3 не выдает сигнала на входы 21 блоков 1 ,и исключенна ветвь не воз1 ащаетс в граф. В любом случае после прихода сигнала единицы U выхода элемента 5 на вход 33 блока 3 через некоторое врем задержки, необходимое дл анализа св зности вершин, блок 3 с выхода 32 выдае сигнал на входы 24 всех блоков 1, по которому производитс сброс триггеров 11 и убираютс все сигналы единицы на входах 29 блока 2, т.е. устройство дл . моделировани графов снова переключаетс в режим по фазе 1 и т.д. Устройство останавливаетс после того , как произойдет формирование временных интервалов и пробное исключение все ветвей графа. Это происходит автоматически за один просчет регенерационнрго счетчика в формирователе, работающем параллельно со всеми счетчиками 7. На этом решение задачи заканчиваетс ,Триг ., геры 10 в блоках моделей ветвей принадлежащих минимальному св зывающему дереву, наход тс в.единичном состо нии Единичные сигналы с выходов 20 моделей 1 ветвей могут подаватьс на устройство или табло индикации. При этом исходна информаци о длительност х вет вей, записанна в счетчиках 7, восстанав ливаетс . Величина св зывающего дерева может быть определена поочередным суммированием длительностей ветвей ему принадлежащих. Максимальное св зывающее дерево на:ход т аналогично, с той лишь разницей, что исходна информаци в длительности ветвей графа записываетс в обратном коде. Рассмотрим блок 3 управлени . Счетчик 41 предназначен дл регенерации инфсфмации об адресах в модел х ветвей. Емкость счетчика 41 равна емкости счет чиков 8 и 9 адреса в блоках 1. Перед началом решени задачи счетчик 41 устанавливаетс в нулевое состо ние. Счетчик 42 предназначен, дл подсчета количества св зных вершин в графе. Перед началом работы устройства дл моделирс вани графов в режиме по фазе 2 счет чик 42 сбрасываетс по входу 34 в исходное состо ние N -V (где N - емкость, счетчика, V - число вершин в графе решаемой задачи). Через V импульсов, поступаюших-на нход 36 блока 3, на выходе счетчика 42 по вл етс импульс переполнени , а на выходе инвертора 40 - нулевой сигнал. Сигнал сброса триггеров Ю с выхода 31 блока 3 вырабатываетс при одновременном присутствии единиц на всех входах элемента И 39, т.е. после Ькончани определени св зности оставш гос подграфа, регенерации информации о топологии в блоках 1 и признака, что не все вершины исходного графа св заны. Если все вершины исходного графа св заны , на выходе инвертора 4О имеетс нулевой сигаал, который запрещает срабатывание элемента 39 И. После конца определени св зности, остаииегос подграфа импульс переполнени с выхода счетчика 41 поступает на элемент 38 И. Сигнал вьссойаэлемента 38 И через элемент 37 задержки поступает на выход 32 блока 3 как сигнал с броса триггеров 11 в блоках 1. Введение новых элементов и св зей позволило расширить класс решаемых задач и дало возможность параллельной обработки информации одновременно во всех модел х ветвей, т.е. увеличило быстродействие устройства. Формула изобре 1. Устройство дл моделировани графов , содержащее блок управлени генератора , два выхода которого подключены соответственно к первому и второму шсодам блока формировани топологии, первый и второй выходы которого соединены соот ветственно с первыми и вторыми входами блоков моделей ветвей, каждый из которых содержит два счетчика адреса, входы которых подключены к первому входу блока модели ветви, счетчик временного интервала , выход которого соединен с единичными входами первого и второго триггеров , элемент ИЛИ и элементы И, первый вход первого элемента И подключен ко второму входу блока модели ветви, второй вход первого элемента И соединен с нулевым ш 1ходом первого триггера и спервьгм входом второго элемента И, которого подключен к первому выходу блока модели ветви, единичный выход первого триггера соединен со вторым выходом блока модели ветви, единичный вьг- 5 ход второго триггера каждого блока модели ветви соединен с соответствующим выходом из первой группы входов блока и формировани топологии, отличающеес тем, что, с целью повышени ю быстродействи и расширени класса решаемых задач, в него введены формирователь импульсов и элемент ИЛИ-НЕ, входы которого соединены с первыми выходами блоков моделей ветвей, выход элемента 15 ИЛИ-НЕ подключен к первому входу блока управлени , первый ныход которого соецинен с первым входом третьего элеменЬ та И каждого блока модели ветви, выход третьего элемента И соединен с нулевым 20 входом первого триггера, второй вход третьего элемента И подключен ко второму входу второго элемента И и к единичному выходу второго триггера, счеПный вход которого соединен с выходом 25 первого элемента И, третий йход которого подключен к выходу элемента ИЛИ и к первому входу четвертого элемента И, второй вход которого соединен с выходом второго элемента, Ызгход 4eTBepTt3ro эле- 30 мента И каждого блоки модели ветви соединен с соответствующим входсы из второй группы входов блока формировани топологии, третий выход которого подключен ко второму входу блока управлени и k управл ющему входу форм1фовани ш.пульсов , выход которого соединен с входами счетчиков временных интервалов, выходы счетчиков адреса подключены к входам соответствующих элементов ИЛИ, первый и второй выход блока формировани топологии соединен соответственно с третьим и четвертым входами блока управлени , второй выход которого подключен к нулевым входам вторых триггеров.
- 2. Устройство по п. 1, о т л и ч а ю щ е е с тем, что- блок управлени содержит два счетчика, элемент задержки, инвертор и два элемента И, первые и вторые входы которых соединены с первым входом блока и выходом первого счетчика соответственно, второЁ. вход бп(жа подключен к управл ющему входу счетчика, выход которого через Нйвертор соединен с третьим входом одного нэ элементов И, выход которого подключен к первому выходу блока, выход другого элемента И соединен со. вторым выходстм блока, третий и четвертый ЕКОДЬГ блока подключены к счетным входам первого и второго счетчиков соответственно.Источники информации, прин тые во внимание при экспертизе1.Авторское свидетельство СССР N9 305484, кл. G 06 G 7/48, 1970.2.Авторское свидетельство СССР №422002, кл. G 06 G 7/48, 1972 (прототип ).35
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772541796A SU732898A1 (ru) | 1977-11-09 | 1977-11-09 | Устройство дл моделировани графов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772541796A SU732898A1 (ru) | 1977-11-09 | 1977-11-09 | Устройство дл моделировани графов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU732898A1 true SU732898A1 (ru) | 1980-05-05 |
Family
ID=20732246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772541796A SU732898A1 (ru) | 1977-11-09 | 1977-11-09 | Устройство дл моделировани графов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU732898A1 (ru) |
-
1977
- 1977-11-09 SU SU772541796A patent/SU732898A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU732898A1 (ru) | Устройство дл моделировани графов | |
SU570060A1 (ru) | Устройство дл моделировани сетевого графика | |
SU1182538A1 (ru) | Устройство для моделирования сетевых графов | |
SU798854A1 (ru) | Устройство дл моделировани сетевыхгРАфОВ | |
SU746589A1 (ru) | Устройство дл вычислени текущих ресурсов | |
SU640314A1 (ru) | Устройство дл определени экстремальных путей в графах | |
SU1142841A1 (ru) | Устройство дл моделировани графов | |
SU1070560A1 (ru) | Устройство дл моделировани сетевых графов | |
SU521569A1 (ru) | Устройство дл моделировани очереди | |
RU1817089C (ru) | Устройство дл определени оптимального дерева св зности графа | |
SU491132A1 (ru) | Устройство дл определени максимальных величин путей в графах | |
SU1064281A1 (ru) | Модель ребра графа | |
SU1001101A1 (ru) | Устройство дл распределени заданий процессорам | |
SU744592A2 (ru) | Устройство дл определени максимальных величин путей в графах | |
SU851427A1 (ru) | Устройство дл моделировани транспортногопОТОКА | |
SU610112A1 (ru) | Устройство дл стохастического моделировани больших систем | |
SU1587501A1 (ru) | Генератор нестационарного случайного импульсного процесса | |
SU1305703A1 (ru) | Устройство дл разбиени графа на подграф | |
SU723580A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
SU1559353A1 (ru) | Устройство дл исследовани параметров графа | |
SU752814A1 (ru) | Многодекадное пересчетное устройство с управл емым коэффициентом пересчета | |
SU534765A1 (ru) | Устройство дл моделировани сетей с отрицательными данными | |
SU714402A1 (ru) | Модель ветви графа | |
SU1487062A1 (ru) | Устройство для моделирования отказов в сложных системах | |
SU1485268A1 (ru) | Устройство для/ моделирования вычислительных систем |