SU1525710A1 - Устройство дл моделировани источника тока - Google Patents
Устройство дл моделировани источника тока Download PDFInfo
- Publication number
- SU1525710A1 SU1525710A1 SU3932349O SU3932349O SU1525710A1 SU 1525710 A1 SU1525710 A1 SU 1525710A1 SU 3932349 O SU3932349 O SU 3932349O SU 3932349 O SU3932349 O SU 3932349O SU 1525710 A1 SU1525710 A1 SU 1525710A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- elements
- trigger
- current
- Prior art date
Links
Abstract
Изобретение относится к вычислительной технике и может быть использовано для анализа процессов в электрических цепях. Целью изобретения является повышение точности. Для достижения этой цели в устройство введены четыре элемента ИЛИ, регистр, генератор тактовых импульсов, пять элементов И, триггер и два элемента НЕ. 1 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано дл анализа процессов в электрических цеп хо
Цель изобретени - повьшение точно сти.
На чертеже представлена схема устройства.
Устройство содержит регистр 1, блок 2 сравнени , реверсивный счетчик 3, триггер 4, элементы И 5-10, элементы ИЛИ 11-14, элементы НЕ 15 и 16, входные выводы 17 и 18 значений напр жени , выходные выводы 19 и 20 значений напр жени , выводы 21 и 22 втекающего тока, выводы 23 и 24 вытекающего тока и.генератор 25 тактовых импульсов.
Устройство работает следующим образом .
Перед началом работы в регистр 1 задаетс значение тока моделируемого источника и триггер 4 устанавливаетс в состо ние, соответствующее знаку тока. С выхода генератора 25 тактовые импульсы в зависимости от состо ни триггера 4 проход т либо через элемент И 5 на вывод 20 правого полюса устройстваj либо через элемент И 6 на вывод 19 левого полюса. Сигнал с выхода элемента НЕ 15 в этот момент разрешает прохождение импульсов через элементы И 5 и 6, так как в исходном состо нии реверсивный счетчик 3 общий и поэтому на выходе блока 2 сравнени присутствует нулевой сигнало Если одновременно с вы- ходным импульсом на правом полюсе поступает импульс, моделирующий напр жение в цепи, на входной вывод противоположного полюса устройства, например на вход элемента ШШ 11, то формируетс импульс на выходе элемента И 7. При формировании сигнала на выводе 19 и одновременном поступлении импульса на вывод 18 формируетс импульс на выходе элемента И 8.
(Л
С выходов элементов И 7 и 8 импуль сы, моделирующие ток, поступают на выводы 23 и 24,, Одновременно эти йм- пульсы поступают на разные входы ре- :версивкого счетчика 3, добавл или ;вычита из содержимого счетчика по единице. Как только число в счетчике станет равным числу в регистре, по в- iл етс сигнал на выходе блока 2 срав- нени , который через инвертор запрещает дальнейшее прохождение тактовых импульсов через элементы И 3 и 6.
Импульсы, моделирующие ток, поступающие на выводы левого или правого полюса устройства, проход т на выво- i ды вытекающего тока этого же полюса
устройства при условии, что в нем
: в данный момент не формируютс выход- : ные импульсы, т.е отсутствует такто- j вый импульс. Это осуществл етс пу- I тем управлени элементами И 9 и 10 I сигналом с генератора 25 о I , .
Claims (1)
- : Формула изобретени; Устройство дп моделировани ис- ; тЬчника тока, содержащее блок срав- нени , реверсивный счетчик, первый элемент И, отличающеестем, что, с целью повьшени точности ; в него введены четыре элемента ИЛИ, .| регистр, генератор тактовых импуль- I сов5 п ть элементов И, триггер и два I элемента НЕ , причем выход генератора ; тактовых импульсов соединен с пер- ; входами первого и второго элементов И и с входом первого элементаНЕ, выход которого подключен к первым входам третьего и четвертого элементов И, регистра подключен к первому входу блока сравнени , выход которого через второй элементНЕ соединен с вторыми входами первог и второго элементов И, вход запуска устройства соединен с тактовым входом триггера, пр мой выход которого подключен к третьему входу первогоэлемента И, выход которого вл етс первым выходным выводом значени напр жени устройства и подключен к пер вому входу п того элемента И, выход которого соединен с суммирующим входом реверсивного счетчика и с первым входом первого элемента ИЛИ, выход второго элемента ИЛИ вл етс первым выходным выводом вытекающего тока устройства, первый входной вывод втекающего тока которого подключен к второму входу четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, инверсный выход триггера соединен с третьим входом второго элемента ИЛИ, инверсный выход триггера соединен с. третьим входом второго элемента И, выход которого вл етс вторым выходным выводом значени напр жени устройства и соединен с первым входом шестого элемента И, выход кото- рого подключен к вычитающему входу реверсивного счетчика и к первому входу второго элемента ИЛИ, выход первого элемента ИЛИ вл етс вторым выходным выводом вытекающего тока устройства, второй входной вывод втекающего тока которого соединен с вторым входом третьего элемента И, выход которого подключен к второму входу первого элемента ИЛИ, перва группа входных выводов значений напр жений первого узла устройства подключена к группе входов третьего элемента ИЛИ, выход которого подключен к второму входу шестого элемента И, втора группа входных выводов значений напр жений второго узла устройства соединена с группой входбв четвертого элемента ИЛИ, выход которого подключен к второму входу п того элемента И, вход сброса устройства соединен с входом обнулени реверсивного счетчика, выход которого подключен к второму входу блока сравнени .Of yASHtfeЗадание
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853932349A SU1525705A1 (ru) | 1985-07-19 | 1985-07-19 | Способ моделировани электрических цепей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1525710A1 true SU1525710A1 (ru) | 1989-11-30 |
Family
ID=21190196
Family Applications (8)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU3932349L SU1525707A1 (ru) | 1985-07-19 | 1985-07-19 | Устройство дл моделировани диода |
SU853932349A SU1525705A1 (ru) | 1985-07-19 | 1985-07-19 | Способ моделировани электрических цепей |
SU3932349K SU1525706A1 (ru) | 1985-07-19 | 1985-07-19 | Устройство дл моделировани источника напр жени |
SU3932349M SU1525708A1 (ru) | 1985-07-19 | 1985-07-19 | Устройство дл моделировани резистора |
SU3932349P SU1525711A1 (ru) | 1985-07-19 | 1985-07-19 | Устройство дл моделировани тиристора |
SU3932349R SU1525712A1 (ru) | 1985-07-19 | 1985-07-19 | Устройство дл моделировани конденсатора |
SU3932349O SU1525710A1 (ru) | 1985-07-19 | 1985-07-19 | Устройство дл моделировани источника тока |
SU3932349N SU1525709A1 (ru) | 1985-07-19 | 1985-07-19 | Устройство дл моделировани индуктивности |
Family Applications Before (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU3932349L SU1525707A1 (ru) | 1985-07-19 | 1985-07-19 | Устройство дл моделировани диода |
SU853932349A SU1525705A1 (ru) | 1985-07-19 | 1985-07-19 | Способ моделировани электрических цепей |
SU3932349K SU1525706A1 (ru) | 1985-07-19 | 1985-07-19 | Устройство дл моделировани источника напр жени |
SU3932349M SU1525708A1 (ru) | 1985-07-19 | 1985-07-19 | Устройство дл моделировани резистора |
SU3932349P SU1525711A1 (ru) | 1985-07-19 | 1985-07-19 | Устройство дл моделировани тиристора |
SU3932349R SU1525712A1 (ru) | 1985-07-19 | 1985-07-19 | Устройство дл моделировани конденсатора |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU3932349N SU1525709A1 (ru) | 1985-07-19 | 1985-07-19 | Устройство дл моделировани индуктивности |
Country Status (1)
Country | Link |
---|---|
SU (8) | SU1525707A1 (ru) |
-
1985
- 1985-07-19 SU SU3932349L patent/SU1525707A1/ru active
- 1985-07-19 SU SU853932349A patent/SU1525705A1/ru active
- 1985-07-19 SU SU3932349K patent/SU1525706A1/ru active
- 1985-07-19 SU SU3932349M patent/SU1525708A1/ru active
- 1985-07-19 SU SU3932349P patent/SU1525711A1/ru active
- 1985-07-19 SU SU3932349R patent/SU1525712A1/ru active
- 1985-07-19 SU SU3932349O patent/SU1525710A1/ru active
- 1985-07-19 SU SU3932349N patent/SU1525709A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 758179, кл. G 06 .F 15/20, 1978. Врем импульсные вычислительные устройства/Под ред В.Б. Смолова и Е.П, Угрюмова. М, t Радио и св зь, 1983, с. 226 рисо 7.10о * |
Also Published As
Publication number | Publication date |
---|---|
SU1525706A1 (ru) | 1989-11-30 |
SU1525708A1 (ru) | 1989-11-30 |
SU1525711A1 (ru) | 1989-11-30 |
SU1525705A1 (ru) | 1989-11-30 |
SU1525712A1 (ru) | 1989-11-30 |
SU1525709A1 (ru) | 1989-11-30 |
SU1525707A1 (ru) | 1989-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1525710A1 (ru) | Устройство дл моделировани источника тока | |
RU1791820C (ru) | Устройство дл моделировани источника напр жени | |
US2780409A (en) | Binary accumulator circuit | |
RU1815649C (ru) | Устройство дл моделировани источника тока | |
SU1376096A2 (ru) | Устройство дл моделировани сетевых графов | |
SU1211858A1 (ru) | Имитатор провалов напр жени сети | |
SU930620A2 (ru) | Устройство управл емой задержки импульсов | |
SU1280382A1 (ru) | Устройство дл моделировани графов | |
RU2011230C1 (ru) | Устройство для обучения основам вычислительной техники | |
SU1024915A1 (ru) | Устройство дл возведени в квадрат | |
SU1444807A1 (ru) | Устройство дл исследовани св зности графов | |
SU1608683A1 (ru) | Устройство дл решени задач на графах | |
SU1376081A1 (ru) | Устройство дл сложени | |
SU1019625A1 (ru) | Преобразователь напр жени в интервал времени | |
SU640314A1 (ru) | Устройство дл определени экстремальных путей в графах | |
SU1185358A1 (ru) | Устройство дл моделировани частотно-зависимого двухполюсника | |
SU375651A1 (ru) | Частотно-импульсное множительно- делительное устройство-^ | |
SU1183972A1 (ru) | Устройство дл имитации отказов дискретной аппаратуры | |
SU1361560A1 (ru) | Устройство дл контрол схем сравнени | |
SU1156245A1 (ru) | Устройство задержки импульсов | |
SU898438A1 (ru) | Устройство дл моделировани цифровых объектов | |
SU862145A1 (ru) | Устройство дл определени максимальных путей в графах | |
SU590732A1 (ru) | Параллельный двоично-дес тичный квадратор | |
SU798854A1 (ru) | Устройство дл моделировани сетевыхгРАфОВ | |
SU1481749A1 (ru) | Устройство дл умножени |