SU417793A1 - - Google Patents

Info

Publication number
SU417793A1
SU417793A1 SU1842780A SU1842780A SU417793A1 SU 417793 A1 SU417793 A1 SU 417793A1 SU 1842780 A SU1842780 A SU 1842780A SU 1842780 A SU1842780 A SU 1842780A SU 417793 A1 SU417793 A1 SU 417793A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
counter
coincidence circuit
Prior art date
Application number
SU1842780A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1842780A priority Critical patent/SU417793A1/ru
Application granted granted Critical
Publication of SU417793A1 publication Critical patent/SU417793A1/ru

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

1
Изобретение относитс  к области аппаратурного анализа случайных величин и может быть применено дл  статистического анализа случайных механических нагрузок.
Известны устройства дл  статистического анализа случайных величин, содержаш;ие два блока сравнени , к одним входам которых подключен вход устройства, а к другим входам через преобразователь код-аналог - выходы реверсивного счетчика и входы дешифратора максимумов, причем выход первого блока сравнени  соединен с входом сложени  реверсивного счетчика и первым входом триггера, а выход второго блока сравне ,ни  - с входом вычитани  реверсивного счетчика , вторым входом триггера и входом первой схемы совпадени , к второму входу которой подключен единичный выход триггера. Выход первой схемы совпадени  соединен с управл ющими входами дешифратора максимумов и дешифратора полупериодов, выходы которых св заны со счетно-регистрируюш,им блоком, а вход дешифратора полупериодов - с выходом счетчика.
Цель изобретени  - повышение точности и быстродействи  работы устройства.
Это достигаетс  тем, что в устройство введены генератор эталонной частоты и дололнительна  схема совпадени , первый вход которой соединен с пулевым выходом триггера, а
9
второй вход - с выходом первого блока сравнени , выход схемы совпадени  св зан с входом «Сброс счетчика, вход которого подключен к выходу генератора эталонной частоты.
Блок-схема предлагаемого устройства представлена на чертеже.
Устройство содержит блоки 1 и 2 сравнени , к одним входам которых подключено входное напр жение L/,;x, а к вторым входам через преобразователь 3 код-аналог - выходы реверсивного счетчика 4 и входы дешифратора 5 максимумов. Выход блока 1 сравнени  соединен с входом сложени  реверсивного счетчика 4, единичным в.ходо.м триггера 6 и входом схемы 1 совпадени , а выход блока 2 сравнени  - с входом вычитани  реверсивного счетчика , нулевым входом триггера 6 и входом схемы 8 совпадени . Единичный выход триггера 6 св зан с входом схемы 8 совпадени , а нулевой выход триггера - с входом схемы 7 совпадени . Выход схемы 8 совпадени  подключен к управл ющим входам дешифратора 5 максимумов и дешифратора 9 полупериодов , а выход схемы 7 совпадени  - к входу «Сброс счетчика 10, счетный вход которого соединен с выходом генератора 11 эталонной частоты, а выходы через дешифратор полупериодов - с входами счетно-регистрирующего блока 12. Другие входы блока 12 св заны с выходами дептифраторп 5 максимумов.
Устройство работает следующим образом.
Блоки 1 и 2 сравнени , преобразователь 3 код-аналог и реверсивный счетчик 4 представл ют собой след щую систему, котора  осуществл ет равномерное квантование входного напр жени  по уровню, а триггер 6 и схемы 7 и 8 совпадени  предназначены дл  определени  момента по влени  экстремума.
При увеличении входного напр жени  t/,ix имнульсы по вл ютс  на выходе блока 1 сравнени , а при уменьшении - на выходе блока 2 сравнени . Таким образом, при увеличении входного напр жени  импульсы с выхода блока 1 сравнени  устанавливают триггер 6 в единичное состо ние. Уровни выходных на.нр жений триггера в этом случае таковы, что схема 8 совпадени  оказываетс  открытой, а схема 7 совпадени  - закрытой. По достижении входным напр жением /вх максимального значени  подача импульсов с выхода блока 1 сравнени  прекращаетс  и с дальнейшим уменьшением входного напр жени  импульсы начинают поступать с выхода блока 2 сравнени . Первый из этих импульсов проходит через открытую схему 8 совпадени  и поступает на нулевой вход триггера 6, который устапавливаетс  при этом в нулевое состо ние . Выходные напр жени  триггера закрывают схему 8 совпадени  и открывают схему 7 совпадени . Таким образом, следующие импульсы с выхода блока 2 сравнени  через схему 8 совпадени  не проход т. По достижении входным напр жением Увх минимального значени  подача импульсов с выхода блока 2 сравнени  прекращаетс  и с дальнейшим увеличением входного напр жени  импульсы поступают уже с выхода блока 1 сравнени . Первый из этих импульсов проходит через схему 7 совпадени  и устанавливает триггер в едииичное состо ние. После поступлени  импульса с выхода схемы 7 совпадени  -на счетчик 10 последний сбрасываетс  в исходное положение и начинаетс  счет попадающих на его счетный вход импульсов с выхода генератора 11 эталонной частоты.
По достилсении входным напр жением t/,,x максимального значени , импульс с выхода схемы 8 совпадепи  подаетс  на управл ющие входы дешифраторов максимумов 5 и полупериодов 9 и из ре версивного счетчика 4 происходит выборка числа, которое соответствует максимуму входного напр жени , а из
5 счетчика 10 - выборка числа, пропорционального нолунериоду. После этого, в выбранный дешифраторами 5 и 9 накопительный счетчик cчeтнo-peгиcтpиpyюн eгo блока 12, соответствующий данному сочетанию значений максимума входного напр жени  и полунериода, дописываетс  единица. В процессе статистического анализа в каждом счетчике счетно-регистрирующего блока образуетс  число повторений определенных сочетаний значений мак5 сим умов и полупернодов.
П р е д м е I и 3 о б р е т е и и  
Устройство дл  статистического анализа
0 случайных величин, содержащее два блока сравнени , к одним входам которых подключен вход устройства, а к другим входам через преобразователь код-аналог подключены выходы реверсивного счетчика и входы дешифратора максимумов, нричем выход первого блока сравнепи  подключен к входу сложени  реверсивного счетчика и первому входу триггера , а выход второго блока сравнени  соединен с входом вычитани  реверсивного счетчика, вторым входом триггера и входом первой схемы совпадени , к второму входу которой подключен единичный выход триггера, выход первой схемы совпадени  соединен с управл ющими входами дешифратора максимумов
5 и дешифратора полупериодов, выходы которых соединены со счетно-регистрирующнм блоком, а вход дешифратора полупериодов соединен с выходом счетчика, отличающеес  тем, что, с целью повышени  точио0 сти и быстродействи  работы устройства, оно содержит генератор эталонной частоты и дополнительную схему совпадени , первый вход которой соединен с нулевым выходом триггера , а второй вход соединен с выходом нервого
5 блока сравнени , выход схемы совпадени  соединен с входом «Сброс счетчика, вход которого соединен с выходом генератора эталонной частоты.
SU1842780A 1972-10-30 1972-10-30 SU417793A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1842780A SU417793A1 (ru) 1972-10-30 1972-10-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1842780A SU417793A1 (ru) 1972-10-30 1972-10-30

Publications (1)

Publication Number Publication Date
SU417793A1 true SU417793A1 (ru) 1974-02-28

Family

ID=20531088

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1842780A SU417793A1 (ru) 1972-10-30 1972-10-30

Country Status (1)

Country Link
SU (1) SU417793A1 (ru)

Similar Documents

Publication Publication Date Title
SU417793A1 (ru)
SU430372A1 (ru) Устройство формирования временной последовательности импульсов
SU982060A1 (ru) Устройство дл контрол знаний обучаемого
SU416664A1 (ru)
SU892335A1 (ru) Цифровой след щий частотомер
SU830378A1 (ru) Устройство дл определени поло-жЕНи чиСлА HA чиСлОВОй ОСи
SU1280603A1 (ru) Устройство дл ввода информации
SU496570A1 (ru) Интегратор
SU864538A1 (ru) Устройство допускового контрол
SU1290526A1 (ru) Интегрирующий двухтактный аналого-цифровой преобразователь
SU542192A2 (ru) Автоматический программатор временных интервалов
SU437229A1 (ru) Делитель частоты
SU411628A1 (ru)
SU681428A1 (ru) Устройство дл выбора минимального числа
SU1653145A1 (ru) Устройство задержки
SU966660A1 (ru) Устройство дл измерени длительности коротких импульсов
SU1307587A1 (ru) Делитель частоты с переменным коэффициентом делени
SU600513A1 (ru) Цфировой измеритель длительности периода квазигармонических сигналов
SU1150760A1 (ru) Устройство дл подсчета числа импульсов
SU365711A1 (ru) УСТРОЙСТВО дл РЕШЕНИЯ ЗАДАЧИ УПОРЯДОЧЕНИЯ ТЕХНОЛОГИЧЕСКИХ ОПЕРАЦИЙ
SU1005031A1 (ru) Устройство дл сравнени чисел
SU369565A1 (ru) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИИ у = е^
SU445163A1 (ru) Пересчетное устройство с переменным коэффициентом делени
SU590732A1 (ru) Параллельный двоично-дес тичный квадратор
SU760071A1 (ru) Устройство для ввода информации i