SU993248A1 - Устройство дл определени числа, ближайшего к заданному - Google Patents
Устройство дл определени числа, ближайшего к заданному Download PDFInfo
- Publication number
- SU993248A1 SU993248A1 SU813309786A SU3309786A SU993248A1 SU 993248 A1 SU993248 A1 SU 993248A1 SU 813309786 A SU813309786 A SU 813309786A SU 3309786 A SU3309786 A SU 3309786A SU 993248 A1 SU993248 A1 SU 993248A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- output
- register
- elements
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Description
Изобретение относитс к автоматике и вычислительной технике и может (ть использовано в системах дискретного управлени и ЭВМ.
Известно устройство дл определени числа, ближайшего к заданному содержащее регистры, схемы сравнени , элементы ИЛИ, элементы И, триггеры, элемент задержки, узел переписи информации 1-.
Недостаток устройства - Невысокие функциональные возможности. Так как - если среда множества чисел имеютс как блйжаШее большее, так и ближайшее меньшее, выбираетс только одно из них, другое же тер етс . Кроме того, неизвестен регистр, в котором оказываетс результат выбора .
Наиболее близким по технической сущности к предла1Гаемому вл етс устройство дл определени числа, ближайшего к заданному, содержащее регистры, узел перезаписи информации , схемы с авнени , элементы ШМ, элементы И, триггеры, элемен.т задержки , причем выхода первого регистра соединены .с первой группой входов первой схеилл сравнени , втора группа входов которой соединена с первой группой входов-второй и третьей схем сравнени и с выходом второго регистра, информационный вход которого подключен к первой входной пшне и к первым входам первого , второго и третьего элементов И, установочные входы второго регистра соединены с выходом элемента задержки, вход которого подключен
10 к выходу первого элемента ИЛИ и к первому входу четвертого элемента И, выход которого соединен с первым входом уэйа перезаписи.информации, второй вход которогоподключен к
15 выходу второго регистра, а вых(эд к входу третьего регистра, выходы которого соединены с второй группой входов второй схемы сравнени и с первой группой входов четвертой схе20 мы сравнени , выходы второй и четвертой схем сравнени подключены к входам второго элемента ИЛИ, выход ко . торого -соединен с первым входом третьего элемента ИЛИ, выход которого 25 подключ ен к первому входу первого триггера, ииверсный выход которого соединен с вторыми входами второго и третьего элементов И, выходы которых подключены к информационным
30 входам четвертого регистра, выход ко
торого соединен с вторыми группами входов третьей и четвертой схем сравнени , выход элемента задержки соеди иен с первыми входами четвертого, п того и шестого элементов ИЛИ и с вторым входом третьего элемента ИЛИ, втора входнс1 шина подключена к первому входу первого элемента ИЛИ, первому входу седьмого элемента ИЛИ, второму входу п того элемента ИЛИ, второму входу шестого элемента ИЛИ, первому входу восьмого элемента ИЛИ и к установочному входу третьего регистра , второй вход первого элемента ИЛИ соединен с третьей входной шиной , выход третьей схемы сравнени подзспючен к второму входу седь мого элемента ИЛИ, выход которого соединен с вторым входом первого триггера, выход седьмого элемента ИЛ подключен к первому входу второго триггера, второй вход которого соединен с выходом четвертого элемента ИЛИ, инверсный выход - с вторым входом четвертого элемента И, второй вход четвертого элемента ИЛИ подключен к выходу второй схекы сравнени , а третий вход четвертого элемента ИЛИ соединен с третьим входом п того элемента ИЛИ и выходом первого элемента И, второй вход которог подключен к выходу третьего триггера , Первый вход которого соединен с выходом п того элемента ИЛИ, а второ вход - с выходом четвертой схекы сравнени , выход шестого элемента ИЛИ подключен к первому входу четвертого триггера, втсфой вход которого соединен с выходом первой схемы сравнени , а пр мой и и&версный выходы - с третьими входами третьего и второго элементов И соответственно пр мой выход четвертого триггера под .ключей к управл ющим входам второй и четвертой схем сравнени 1,2.
Недостатком устройства вл етс сложность.
Цель изобретени - упрощение устройства .
Поставленна цель достигаетс тем, что в устройстве дл определени числа, ближайшего к заданному, содержащем , регистры результата, регистр заданного числа, входной регистр , cxetJU сравнени , элементы И, триггеры, элемент задержки, группы элементов И, причем информационные входы устройства соединены с входами входного регистра, выходы которог подключены к входам первой группы входов первой, второй и третьей схем сравнени и k входам первой группы элементов И первой группы, выходы которых соединены с информационными входси и первого регистра результата, выходы которого подключены к входам второй группы первой схеки сравнени , выход которой соединен с
входом установки в единичное состо ние первого триггера, выходы регистра заданного числа подключены к входам второй группы входов второй схемы сравнени , выход второго регист ра результата соединен с входами второй группу входов третьей схелш сравнени , выход которой подключен к первому входу установки в нулевое состо ние второго триггера, пр мые выходы первого и второго триггеров соединены с первыми входами первого и второго элементов И соответствет но , вход управлени устройства подключен к вторым входам элементов И и через элемент задержки к входам установки в -нулевое состо ние вход (Ного регистра, выход первого элемента И соединен с первым входом установки в нулевое состо ние первого .тригг а и с входами второй группы входов элементов И первой группы, выходы входного регистра подключены к входам первой группы входов элементов И второй группы, выходы которых соединены с входами второго регистра результата, выход второй схемы сравнени подключен к входу установки в единичное состо ние второго триггера и к второму входу установки в нулевое состо ние первого триггера, выход второго элемента И соединен с вторым входом установки в нулевое состо ние второго триггера и с входами второй группы входов элементов И второй группы.
На чертеже представлена блок-схема устройства.
Устройство содержит входной регистр 1, регистр 2 результата, регистр 3- заданного числа, регистр 4 результа1Та, группы элементов И 5 и б, схеды 7-9 сравнени , триггеры 10 и 11, элементы И 12 и 13, элемент
14задержки, информационный вход
15устройства, вход 16 управлени устройства.
Устройство работает следующим образом.
В исходном состо нии в регистре 3 заданного числа записываетс заданное числр, в остальных регистрах устанавРавенство содержимых
ливаетс
регистров 1 и 2 (как и 1 и 4) обуславливает перевод триггера 10 в состо ние 1 и триггера 11 в состо ние О.
5 Дл удобства описани работы устройства рассмотрим поступление на en информгадионный вход 15 импульсов, на пример, следующих за другом чисел п 70, П2 90, п 110, пд 120,
Claims (2)
1.Авторское свидетельство СССР 246924, кл. G 06 F 7/06, 1969.
2.Авторское свидетельство СССР 732858, кл. G 06 F 7/06, 1980 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813309786A SU993248A1 (ru) | 1981-06-12 | 1981-06-12 | Устройство дл определени числа, ближайшего к заданному |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813309786A SU993248A1 (ru) | 1981-06-12 | 1981-06-12 | Устройство дл определени числа, ближайшего к заданному |
Publications (1)
Publication Number | Publication Date |
---|---|
SU993248A1 true SU993248A1 (ru) | 1983-01-30 |
Family
ID=20966284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813309786A SU993248A1 (ru) | 1981-06-12 | 1981-06-12 | Устройство дл определени числа, ближайшего к заданному |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU993248A1 (ru) |
-
1981
- 1981-06-12 SU SU813309786A patent/SU993248A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU993248A1 (ru) | Устройство дл определени числа, ближайшего к заданному | |
RU1836681C (ru) | Устройство дл умножени частоты | |
SU964642A1 (ru) | Приоритетное устройство | |
SU1633529A1 (ru) | Устройство дл мажоритарного выбора асинхронных сигналов | |
SU402154A1 (ru) | Ан ссср | |
SU1531097A1 (ru) | Устройство приоритета | |
SU1425834A1 (ru) | Устройство дл измерени отношений временных интервалов | |
SU997029A1 (ru) | Устройство дл определени чисел,ближайших к заданному | |
SU991405A1 (ru) | Устройство дл вывода информации | |
RU1797163C (ru) | Устройство дл регистрации ошибок | |
SU1427380A1 (ru) | Устройство дл моделировани вершины графа | |
SU830378A1 (ru) | Устройство дл определени поло-жЕНи чиСлА HA чиСлОВОй ОСи | |
SU1149241A1 (ru) | Устройство дл ввода информации от датчиков | |
SU1355975A1 (ru) | Программное устройство приоритетного обслуживани запросов | |
SU750480A1 (ru) | Устройство дл сравнени чисел с допусками | |
SU984031A1 (ru) | Преобразователь кода в частоту | |
SU1481749A1 (ru) | Устройство дл умножени | |
SU686027A1 (ru) | Устройство дл определени экстремальных чисел | |
SU1015377A1 (ru) | Устройство дл вычислени корн | |
SU1233167A1 (ru) | Устройство дл формировани адресов алгоритма быстрого преобразовани Фурье | |
SU1464158A1 (ru) | Устройство динамического приоритета | |
RU1783529C (ru) | Устройство дл контрол программ | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1188738A1 (ru) | Устройство дл обслуживани запросов и пам ти пр мого доступа | |
SU1532912A1 (ru) | Устройство дл вычислени систем булевых функций |