SU1427380A1

SU1427380A1 - Устройство дл моделировани вершины графа

Info

Publication number: SU1427380A1
Application number: SU874212454A
Authority: SU
Inventors: Евгений Васильевич Батырев; Евгений Васильевич Орлов; Владимир Николаевич Павлов; Владимир Петрович Пасенков
Original assignee: Московский институт электронной техники
Priority date: 1987-03-20
Filing date: 1987-03-20
Publication date: 1988-09-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в специализированных стохастических моделирукщих установках дл анализа и синтеза параллельных программ и систем. Цель изобретени - расширение класса решаемых задач за счет моделировани вершины графа сетей Петри с кратностью больше единицы - достигаетс тем, что в устройство , содержащее два элемента ИЛИ 2 и 10, группу элементов И 13. и схему 8 сравнени , дополнительно введены два шифратора 1 и 11, два блока 3 и 7 пам ти, коммутатор 4, сумматор 5, блок 6 преобразовани в дополнительный код, регистр 9 и третий элемент ИЖ 12. 1 ил.

Description

/fffff fioamHocmu

ОЬ/ХООМ6/Х ff(/Z

JL-:Изобретение относитс к вычислительной технике и может быть использовано в специализированных стохастических моделирующих установках дл анализа и синтеза параллельных программ и систем.

Целью изобретени вл етс расширение класса решаемых задач за счет моделировани вершины графа сетей Петри с кратностью дуг больше единицы .

На чертеже представлена схема устройства .

Устройство содержит первый шифра- тор 1, первый элемент ИЛИ 2, первый блок 3 пам ти, коммутатор 4, сумматор 5, блок преобразовани в дополнительный код (БПДК) 6, второй блок 7 пам ти, схему 8 сравнени , регистр 9, второй элемент 10 ИЛИ, второй шифратор 11, третий элемент ИЛИ 12 и группу элементов И 13,

Устройство работает следующим образом ,

Сначала необходимо установить ре- гистр 9 в исходное состо ние - установкой У О (см, чертеж). На входы первого шифратора 1 и третьего элемента ИЛИ 2 поступают.входные сигналы событий (в сет х Петри это соответствует входным дугам) с других устройств дл моделировани вершины графа (позиций), а на перрую группу входов элементов И 13 группы поступают сигналы событий и условий. Первый шифратор формирует.двоичный код адреса в первьй блок 3 пам ти. Коды кратности входных и выходных дуг занос тс в первый 3 и второй 7 блоки пам

ти.

В зависимости от кода адреса на выходе первого блока 3 пам ти выставл етс соответствуюш;ее значение кратности входной дуги. Сигнал -с первого элемента ИЛИ 2 разрешает прохождение сигналов с выходов первого блока пам ти через коммутатор 4 на первую группу входов сумматора 5, На вторую группу входов сумматора 5 поступают сигналы с выхода регистра 9, в котором содержитс код веса вершины графа сети Петри, что задает маркировку сети Петри (количество фишек), С выхода сумматора 5 суммируемое но- вое значение веса вершины поступает на информационные входы регистра 9 и в момент времени, который определ етс задним фронтом сигнала разреQ

с Q

5

Ь

0

5 о

шени , с выхода элемента ИЛИ 10 осуществл етс запись нового веса вершины графа в регистр 9,

Сигналы разрешени переходов вершин графа сети Петри поступают через элемент ИЛИ 12 на четвертую группу входов коммутатора 4 и на входы второго шифратора 11, На выходе второго шифратора 11 формируетс двоичный код адреса, в соответствии с которым из второго блока 7 пам ти выбираетс величина кратности выходной дуги, котора поступает на вторую группу входов схемы 8 сравнени . Когда вес вершины с регистра 9 равен или больше кратности выходной дуги возника ет сигнал, который поступает на первые входы элементов И 13 группы. Выходной сигнал на одном из элементов И 13 разрешает запись в регистр 9 нового значени веса вершины, которое определ етс следунлцим образом: на первую группу входов сумматора 5 (при наличии сигнала с вькода элемента ИЛИ 12) поступают сигналы с БПДК 6, На вторую грзшпу входов сумматора 5 поступают сигналы с регистра 9, В результате на выходе сумматора возникает нов1:,й вес вершины, равный текущему состо нию кратности выходной дуги.

Ф о р.м ула изобретени

Устройство дл моделировани вершины графа, содержащее первый и второй элементы ИЛИ, группу элементов И, схему сравнени , входы первого элемента ИЛИ вл ютс входами дуг устройства, первые и вторые входы элементов И группы вл ютс входами событий и условий устройства, выходы элементов, И группы соединены с входами второго элемента ИЛИ и вл ютс выходами дуг устройства, о т л и ч а- ю щ е е с тем, что, с целью расширени класса решаемых задач за счет моделировани вершины { рафа сетей Петри с кратностью дуг больше единицы, в него введены третий элемент ИЛИ, первый и второй пгафраторы, первый и второй блоки пам ти, коммутатор, сумматор, блок преобразовани в дополнительный код, регистр, выходы-которого соединены с первыми информационными входами схемы сравнени и вторыми входами сумматора, первые входы которого соединены с выходами коммутатора, а выходы - с информационными входами

регистра, вход записи которого соединен с выходом второго элемента ИЛИ, (К+1)-й вход которого (к - число элементов И в грутте) соединен с выходом первого элемента ИЛИ и первым зшравл ющим входом коммутатора, первые информационные входы которого соединены с информационными выходами первого блока пам ти, адресные входы которого соединены с выходами первого шифратора, информационные входы которого соединены с

ванн в дополнительный код, входы торого соединены с информационными выходами второго блока пам ти и втое рыми информационными входами схемы сравнени , выход признака равенства соединен с третьими входами элементов И группы, четвертые входы которых вл ютс входами разрешени перехоJQ дов устройства и соединены с соответствующими входами третьего элемента ИЛИ и второго шифратора, выходы которого соединены с адресными входами второго блока пам ти, выход третьего

соответствующими входами первого элемента ИЛИ, вторые информационные входы коммутатора i элементами соединен с вторым управл - соединены с выходом блока преобразо- ищим входом коммутатора.

73804

i элементами соединен с вторым управл - ищим входом коммутатора.

Claims

Ф о р.м ула изобретения

Устройство для моделирования вершины графа, содержащее первый и второй элементы ИЛИ, группу элементов И, схему сравнения, входы первого · элемента ИЛИ являются входами дуг устройства, первые и вторые входы элементов И группы являются входами событий и условий устройства, выходы элементов. И группы соединены с входами второго элемента ИЛИ и являются ' выходами дуг устройства, о т л и ч аю щ е е с я тем, что, с целью расширения класса решаемых задач за счет моделирования вершины Графа сетей Петри с кратностью дуг больше единицы, в него введены третий элемент ИЛИ, первый и второй шифраторы, первый и второй блоки памяти, коммутатор, сумматор, блок преобразования в дополнительный код, регистр, выходы которого соедйнены с первыми информационными входами схемы сравнения и вторыми входами сумматора, первые входы которого соединены с выходами коммутатора, а выходы - с информационными входами

1427380 4 регистра, вход записи которого соединен с выходом второго элемента ИЛИ, (К+1)-й вход которого (К - число элементов И в группе) соединен с выходом первого элемента ИЛИ и первым управляющим входом коммутатора, первые информационные входы которого соединены с информационными выходами первого блока памяти, адресные входы которого соединены с выходами первого шифратора, информационные входы которого соединены с соответствующими входами первого элемента ИЛИ, вторые информационные входы коммутатора f5 соединены с выходом блока преобразо вания в дополнительный код, входы которого соединены с информационными выходами второго блока памяти и вторыми информационными входами схемы сравнения, выход признака равенства соединен с третьими входами элементов И группы, четвертые входы которых являются входами разрешения переходов устройства и соединены с соответствующими входами третьего элемента ИЛИ и второго шифратора, выходы которого соединены с адресными входами второго блока памяти, выход третьего элемента, И соединен с вторым управляющим входом коммутатора.