SU1094033A1 - Многотактное микропрограммное устройство управлени - Google Patents

Abstract

1. МНОГОТАКТНОЕ МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее группу дешифраторов, выходы которых  вл ютс  выходами устройства, последовательно соединенные регистр адреса, первый дешифратор адреса, блок пам ти адресных микрокоманд, регистр микрокоманд, первый ):ьгх:од которого соединен с информационным входом регистру адреса, вход синхронизации которого соединен с первым выходом пересчетной схемы тактойых импульсов, вход которой  вл етс  входом тактовых импульсов устройства, второй выход регистра микрокоманд соединен через второй дешифратор адреса с адресным входом блока пам ти операционных микрокоманд, отличающеес  тем, что, с целью сокращени  объема оборудовани , устройство содержит группу блоков элементов И, формирователь адреса микрокодов, первый вход которого соединен с вторым выходом пересчетной схемы тактовых импульсов, второй и третий входы соединены соответственно с вторым и третьим выходами регистра микрокоманд, а выход - с адресным входом блока пам ти управл ющих микрокодов , выход koToporo соединен с информационным входом регистра микрокодов , выход которого соединен с входом формировател  управл ющих микрокодов, выходы которого соединены с первыми входами блоков Элементов И группы, выходы которых соединены соответственно с входами дешифраторов группы, а вторые входы с выходами регистра микроопераций, информационный вход которого соединен с выходом блока пам ти операционных микрокоманд. 2.Устройство по п. 1, отличающеес  тем, что пересчетна  схема тактовых импульсов содержит счетчик, счетный вход которого соединен с входом пересчетной схемы тактовых импульсов и входом элемента И, выход которого соединен с первым выходом пересчетной схемы тактовых импульсов, второй выход которой соединен с выходами счетчика и СО 4 группой входов элемента И. 3.Устройство по п. 1, о т л и чающеес  тем, что формирова:о тель адреса микрокодов содержит де00 шифратор, первый, второй и третий входы которого соединены соответственно с входами формировател  адреса микрокодов, перва  группа выходов дешифратора соединена с входами элемента ИЛИ, выход которого и втора  группа выходов дешифратора соединены с выходами формировател  адреса микрокодов . 4.Устройство по п. 1, о т л ичающеес  тем, что формирова

Description

тель управл ющих микрокодов содержит дешифратор, вход которого соединен с входом формировател  управл ющих микрокодов, выходы дешифратора соединены с входами элементов HFBi группы, выходы которых соединены с выходом формировател .

Изобретение относитс  к автоматике и вычислительной технике и может быть использовало при построении многотактных микропрограммных устройств управлени  вычислительных и управл ющих систем, а также систем передачи данных.

Известно микропрограммное устройство управлени , содержащее два блока пам ти, счетчик адреса, счетчик тактовьк импульсов, регистр микрокоманд , дешифратор микроопераций, два дешифратора адреса 1.

Недостатком устройства  вл етс  низка  экономичность, обусловленна  большими затратами микропрограммной пам ти на хранение многотактных микрокоманд.

Наиболее близким по технической сущности и достигаемому результату к изобретению  вл етс  многотактное микропрограммное устройство управлени , содержащее формирователь микроопераций , выходы которого  вл ютс  выходами устройства, последовательно соединенные регистр адреса, первый дешифратор адреса, блок пам ти адресных микрокоманд, регистр микрокоманд , первый выход которого соединен с информационным входом регистра адреса, вход синхронизации которого соединен с первым выходом пересчетной схемы тактовых импульсов, вход которой  вл етс  входом устройства , второй выход регистра микрокоманд соединен через второй дешифратор адреса с входом блока пам ти операционных микрокоманд 12j.

Недостатком известного устройства  вл етс  низка  экономичность, обусловленна  большой избыточностью блока пам ти операционных микрокоманд, а также сложностью формировател  микроопераций . .

Избыточность блока пам ти операционных микрокома;нд вызвана тем.

что в этом блоке хран тс  микрокоманды двух типов: однотактные операционные микрокоманды, которые выдаютс  за один такт работы устройст5 ва, и многотактные операционные микрокоманды , которые вьщаютс  в течение нескольких такто.в работы устройства . Кажда  многотактна  операционна  микрокоманда характеризует0 с  множеством соответствующих операционных полей, в которых записаны соды микроопераций, а также множество тактов, в которых вьщаютс  соответствующие микрооперации.

J5 В блоке операционных микрокоманд кажда  многотактна  микрокоманда записана столько раз, сколько используетс  различных вариантов задани  множества, т.е. многотакткые

20 операционные микрокоманды, состо щие из одинаковых микроопераций, но выдаваемых в различной последовательности , повтор ютс  столько раз, сколько различных вариантов их ис5 пользовани  предусмотрено. Така  организаци  операционной пам ти приводит к ее существенной избыточности, поскольку не учитываетс  возможность однократного задани  многотактных 0 микрокоманд, отличающихс  только

моментами и пор дком вьщачи одинаковых микроопераций.

Индивидуализированное хранение многотактных операционных микроко5 манд, отличающихс  только моментами и последовательностью выдачи одинаковых в1кроопераций, также приводит к большой избыточности блоков пам ти, что снижает экономичность и

надежность функционировани  устройства .

Кроме того, низка  экономичность известного устройства обусловлена большой сложностью и нерегул рностью, формировател  микроопераций,который состоит из коммутатора, управл емого адресным полем регистра микрокоманд и схемами дешифрации, которые дешифрируют содержимое каждого из операционных полей операционной микрокоманды. Таким образом, известное устройство имеет низкую экономичность и низкую регул рность структуры, что снижает его надежность и затрудн ет модификацию схемы. Целью изобретени   вл етс  сокра щение объема оборудовани  устройств Поставленна  цель достигаетс  мное устройство управлени , содержа щее группу дешифраторов, выходы которых  вл ютс  выходами устройства, последовательно соединенные регистр адреса, первый дешифратор адреса, блок пам ти адресных микрокоманд, регистр микрокоманд, первьш выход которого соединен с информационным входом регистра адреса, вход синхро низации которого соединен с первым выходом пересчетной схемы тактовых импульсов, вход которой  вл етс  вх дом тактовых импульсов устройства, второй выход регистра микрокоманд соединен через второй дешифратор адреса с адресным входом блока пам ти операционных микрокоманд, соде жит также группу блоков элементов И формирователь адреса микрокодов, пе вый вход которого соединен с вторым выходом пересчетной схемы тактовых импульсов, второй и третий входы соединены соответственно с вторым и третьим выходами регистра микрокоманд , а выход - с адресным входом блока пам ти управл ющих микрокодов выход которого соединен с информаци онным входом регистра микрокодов, выход которого соединен с входом формировател  управл ющих микрокодов , выходы которого соединены с первыми входами блоков ьлементовИ группы, выходы которых соединены со ответственно с входами дешифраторов группы, а вторые входы - с выходами

регистра микроопераций, информационный вход которого соединен с выходом блока пам ти операционных микрокоманд .

При этом пересчетна  схема тактовых импульсов содержит счетчик, счетный вход которого соединен с входом пересчетной схемы тактовых импульсов и входом элемента И, выход которого

Регистр 1 адреса и дешифратор 2 предназначены дл  формировани  адресов определенных адресных микрокоманд , которые считываютс  из блока 3 пам ти.

Регистр 4 микрокоманд имеет три адресных пол . Первое поле 4, определ ет адрес очередной адресной микрокоманды , второе поле 42 - адрес 334 соединен с первым выходом пересчетной схемы тактовых импульсов, второГ выход которой соединен с выходами счетчика и группой входов элемента И, Формирователь адреса микрокодов содержит дешифратор, первый, второй и третий входы которого соединены соответственно с входами формировател  адреса микрокодов, перва  группа выходов дешифратора соединена с входами элемента ИЛИ, выход которого и втора  группа выходов дешифратора соединены с выходом формировател  адреса микрокодов. Кроме того, формирователь управл ющих микрокодов содержит дешифратор , вход которого соединен с входом формировател  управл ющих микрокодов , выходы дешифратора соединены с входами элементов ИЛИ группы, выходы которых соединены с выходом формировател . На чертеже представлена функциональна  схема многотактного устройства микропрограммного управлени . Устройство содержит регистр 1 адреса, первьй дешифратор 2 адреса, блок 3 пам ти адресных микрокоманд, регистр 4 микрокоманд с полем 4( следующего адреса, полем 4г адреса операционных микрокоманд и дополнительным адресным полем 4j, второй дешифратор 5 адреса, блок 6 пам ти операционных микрокоманд, формирователь 7 микроопераций, содержащий дешифраторы 7f , вход 8 тактовых импульсов , пересчетную схему 9 тактовых импульсов, содержащую счетчик 9/ и элемент И 9д, формирователь 10 адреса микрокодов, содержащий дешифратор 10, и элемент ИЛИ Ю.., блок 11 пам ти управл ющих микрокодов, регистр 12 микрокодов, формирователь 13 управл ющих микрокодов, содержащий дешифратор 13( и группу элементов ИЛИ 13, регистр 14 микроопераций , группу блоков элементов И 15, выход 16 микроопераций, вход 17 кода операций. 51 очередной операционной микрокоманды второе 4 и третье 4з пол  - начальный адрес управл нщего микрокода. Дешифратор 5 адреса определ ет адреса операционных микрокоманд, хра нимых в блоке 6. Формирователь 7 микроопераций осуществл ет дешифрацию полей операционных микрокоманд в соответствии С кодами, поступающими из регистра 14 микроопераций. Устройство работает следующим образом . По начальному адресу, записываемому в регистр 1, с входа 17 из бло ка 3 пам ти в регистр 4 считьгоаетс  адресна  микрокоманда, состо ща  из трех поЛей. Первое поле определ ет адрес следующей адресной микрокоманды , который передаетс  затем в ре гистр 1 по сигналу с выхода пересчет ной схемы тактовых импульсов. Второе поле регистра 4 задает адрес операционной микрокоманды, считываемой из блока 6 пам ти в регистр 14. Кроме того, по информации записанной во втором и третьем пол х регистра 4 формирователь 10 задает начальный адрес управл ющего , микрокода, считьгоаемого из блока 11 пам ти. Адрес следующего зшравл ющего микрокода формируетс  в соответствии с тактовыми импульсами, поступающими из счетчика 9. Последовательности управл ющих микрокодов считьгааютс  в регистр 12 дешифрируютс  в формирователе 13 и в требуемой временной и логической последовательности открывают блоки элементов И 15, через которые информаци  из операционных полей регистра 14 поступает на входы формировател  7 микроопераций. При считывании из блока 6 пам ти однотактнай операционной микрокоманды возбуждаетс  один из выходов первой группы дешифратора и через элемент ШШ формируетс  фиксированный адрес, по которому из блока 11 пам ти в регистр 12 поступает фиксированный код, по этому коду возбуждаютс  все выходы формировател  13, разреша  п рохождение однотактной операционной микрокоманды из регистра 14 через элементы И 15 на дешифратор формировател  7. Управл ющие сигналы с выходов дешифраторов поступают на выходы 16 устройства. Выигрьш в экономичности -растет по мере увеличени  доли многотактных микрокоманд и числа их повторений. В предлагаемом устройстве существенно упрощаетс  формирователь микроопераций за счет того, что в нем отсутствует сложный коммутатор, который управл ет в известном устройстве передачей операционных полей на соответотв5тощие схемы дешифрации. ЭРаким образом, предлагаемое устройство обеспечивает выполнение микропрограмм при значительно меньшем объеме оборудовани . Использование изобретени  позвол ет проектировать более надежные и гибкие устройства микропрограммного управлени .

Claims (4)

1. МНОГОТАКТНОЕ МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее группу дешифраторов, выходы которых являются выходами устройства, последовательно соединенные регистр адреса, первый дешифратор адреса, блок памяти адресных микрокоманд, регистр микрокоманд, первый выход которого соединен с информационным входом регистру адреса, вход синхронизации которого соединен с первым выходом пересчетной схемы тактовых импульсов, вход которой является входом тактовых импульсов устройства, второй выход регистра микрокоманд соединен через второй дешифратор адреса с адресным входом блока памяти операционных микрокоманд, отличающееся тем, что, с целью сокращения объема оборудования, устройство содержит группу блоков элементов И, формирователь адреса микрокодов, первый вход которого соединен с вторым выходом пересчетной схемы тактовых импульсов, второй и третий входы соединены соответственно с .

вторым и третьим выходами регистра микрокоманд, а выход - с адресным входом блока памяти управляющих микрокодов, выход которого соединен с информационным входом регистра микрокодов, выход которого соединен с входом формирователя управляющих микрокодов, выходы которого соединены с первыми входами блоков Элементов И группы, выходы которых соеди нены соответственно с входами дешифраторов группы, а вторые входы с выходами регистра микроопераций, информационный вход которого соединен с выходом блока памяти операционных микрокоманд.

2. Устройство по п. ^отличающееся тем, что пересчетная схема тактовых импульсов содержит счетчик, счетный вход которого соединен с входом пересчетной схемы тактовых импульсов и входом элемента И, выход которого соединен с первым выходом пересчетной схемы тактовых импульсов, второй выход которой соединен с выходами счетчика и группой входов элемента И.

3. Устройство по п. 1, о т л и чающееся тем, что формирователь адреса микрокодов содержит дешифратор, первый, второй и третий входы которого соединены соответственно с входами формирователя адреса микрокодов, первая группа выходов дешифратора соединена с входами элемента ИЛИ, выход которого и вторая группа выходов дешифратора соединены с выходами формирователя адреса мик рокодов .

4. Устройство по п. ^отличающееся тем, что формирова- тель управляющих микрокодов содержит дешифратор, вход которого соединен с входом формирователя управляющих микрокодов, выходы дешифратора сое1094033 динены с входами элементов ИЛИ группы, выходы которых соединены с выходом формирователя.