SU1647519A1

SU1647519A1 - Модульное устройство дл программного управлени и контрол

Info

Publication number: SU1647519A1
Application number: SU884615340A
Authority: SU
Inventors: Вячеслав Сергеевич Харченко; Григорий Николаевич Тимонькин; Сергей Николаевич Ткаченко; Александр Елисеевич Сазонов; Владимир Андреевич Шумилкин
Priority date: 1988-12-02
Filing date: 1988-12-02
Publication date: 1991-05-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении устройств программного управлени и контрол , а также в микроконтроллерных системах дл АСУ ТП„ Цель изобретени - расширение области применени устройства за счет обеспечени выполнени функций контрол состо ни взаимодействующих модулей в заданные основным алгоритмом моменты времени и соответствующего переключени режима работы в случае отклонени значени контролируемых параметров от программных. Поставленна цель достигаетс тем, что в известное устройство , содержащее блок пам ти, счетчикхадреса, регистр микроопераций , мультиплексоры адреса и логических условий, первый и второй регистры логических условий, первый коммутатор , первый дешифратор, шифратор, генератор тактовых импульсов, триггеры пуска и управлени , первый и второй элементы ИЛИ, первый и второй элементы И, дополнительно введены де- мультиплексор, регистр номера, второй коммутатор, второй дешифратор, блок элементов ИЛИ и группа элементов ИЛИ. Введение новых элементов обеспечивает запрос одним из управл ющих модулей значений логических условий из любого другого модул , модификацию адреса перехода, указанного в микрокоманде запрашивающего модул и передачу управлени по этому адресу, выполнение указанных микроопераций параллельно с основными микроопераци ми алгоритма за счет управлени содержимым полем микрокоманды с использованием введенной метки - признака режима работы модул и самого содержимого полей микрокоманды . 4 ил„, 2 табл. ма 8 (Л с&amp; 4 3 СП со,

Description

Изобретение относитс к автоматике и вычислительной технике и .может быть использовано при построении устройств программного управлени и контрол в специализированных многофункциональных управл ющих и вычислительных системах, а также микро-

контроллерных системах дл АСУ ТП и группами взаимодействующих объектов. Цель изобретени - расширение области применени устройства за счет обеспечени выполнени функций контрол состо ни взаимодействующих модулей в заданные основным алгоритмом моменты времени и соответствующего переключени режима работы системы модулей в случае отклонени значени контролируемых параметров от программных

Введение дополнительных аппаратно-программных средств обеспечивает запрос одним из управл ющих модулей значений логических условий из любого другого модул системы; модификацию адреса перехода, указанного в микрокоманде запрашивающего модул , и передачу управлени по этому адресу; выполнение указанных микроопераций параллельно с основными микроопераци ми алгоритма за счет управлени содержимым полей микрокоманды с использованием введенной метки - признака режима работы модул и самого содержимого полей микрокоманды.

На фиг. 1 представлена функциональна схема модульного устройства дл программного управлени и контрол ; на фиг0 2 - обобщенный алгоритм управлени , реализуемый устройством , и форматы соответствующих ему микрокоманд: а - естественна передача управлени по счетчику, формат Ж Ф1; б - безусловна передача управлени по адресу Абп, указанному в поле микрокоманды, формат Ж Ф2| в - условна передача управлени по адресу ACT, указанному в поле микрокоманды и модифицируемому в соответствии со значением логического услокоманде , формат Ж ФЗ; г - передача управлени в другой модуль по адресу Any с зацикливанием передающего модул до получени адреса продолжени микропрограммы и сигнала разрешени выхода из цикла, или формат Ж передачи управлени Ф4, зацикливани Ф5; на фиг„ 3 - фрагмент системы , включающей четыре модул ; на фиго 4 - временна диаграмма работы устройства в режиме запроса значений логических условий из другого модул и передачи управлени в соответствии со значением контролируемого логического услови .

Устройство (фиг о 1) содержит блок 1 пам ти с выходами микроопераций 1 адреса следующей Ж или фиксированного кода запроса логических условий 1, номеров логических условий или номерог модулей 1, метки 1 счетчик 2 адреса, регистр 3 микро

10

15

20

25

75194

операций,, мультиплексор 4 адреса, мультиплексор 5 логических условий, демультиплексор 6, первый 7 и второй 8 регистры логических условий, регистр 9 номера, первый 10 и второй 11 коммутаторы, первый 12 и второй 13 дешифраторы, шифратор 14, блок 15 элементов ИЛИ, генератор 16 тактовых импульсов, триггер 17 пуска, группу 184-18fl 4элементов ИЛИ, первый 19 и второй 20 элементы ИЛИ, первый 21 и второй 22 элементы И, триггер 23 управлени , входы 24 кода операции, вход 25 Пуск, группы информационных входов 26,|-26п.( группы информационных выходов 27 -27.,,, группу вы ходов 28 кода микрооперации, содержащий разр д 284 конца команды (КК) и разр д 282 конца работы (КР), группу входов 29 кода логических условий (ЛУ).

Блок пам ти микрокоманд предназначен дл хранени микрокоманд Форматов Ф1-Фб, имеющих пол 1, 1, 1, 1ф5 содержимое которых управл ет режимами работы устройства (фиг„2,а, б,в,е,д)0 Форматы Ф1-ФЗ (фиг, 2а,б, в) используютс дл естественной, безусловной и условной адресации соответственно внутри одного модул Формат Ф4 (фиг. 2е) обеспечивает передачу управлени в другой модуль без останова передающего, переход ,г на микрокоманду формата Ф5, хран щуюс по нулевому адресу в блоке 1 пам ти , зацикливает передающий модуль до момента поступлени в него адреса передачи управлени от другого модул . При этом необходимо учитывать . программные ограничени при программировании модул дл работы его в параллельном режиме, т„е. в тех случа х , когда после передачи управлени передающий модуль продолжает выполн ть свою программу одновременно с модулем ( ми), получившим (ми) от него управление Такое ограничение должно соответствовать исходному алгоритму, представленному в рус- но-параллельной форме и реализуемому на многопроцессорной системе

Формат Фб (фиг. 2д) осуществл ет запрос значений ЛУ из любого модул системы, прием их в запрашивающий модуль и адресацию в соответствии со значением одного из прин тых ЛУ

Счетчик 2 адреса предназначен дл хранени кода адреса очередной микро30

40

45

50

55

516

команды, который поступает на его информационный вход с выхода мультиплексора 4 адреса. Запись кода в счетчик 2 адреса осуществл етс по заднему фронту тактового импульса С., поступающего на его вход синхронизации с первого выхода генератора 1б„

Регистр 3 микроопераций предназначен дл хранени управл ющих кодов, поступающих на его вход с выхода 1 блока 1 пам ти. Запись кода в регистр 3 микроопераций осуществл етс по заднему фронту тактового импульса С2, поступающего на его вход синхрониза- ции с второго выхода генератора 16. Мультиплексор 4 адреса предназначен дл выбора направлени приема кода адреса следующей микрокоманды.

Состо ни входов управлени и ин- формационных входов мультиплексора 4 адреса показаны в табл. 1.

Мультиплексор 5 логических условий предназначен дл модификации адреса следующей микрокоманды с учетом значени услови , поступающего из блока 1 пам ти. При этом состо ние управл ющего входа мультиплексора 5 обеспечивает его работу в двух режимах (табл. 2).

Таблица 1

Мультиплексор 4 адреса

О 1 О 1

Открыт Закрыт Закрыт Закрыт Закрыт Открыт Закрыт Открыт Закрыт

Входы мультиплексора 5

Таблица2

50

., б„

в, JQ тр 2, - 15

- 20 4

ий 25 а 30

35

40

45

50

55

19

Из табл. 2 следует, что при значении метки К- 1 1 устанавливаетс единичный сигнал на управл ющем входе мультиплексора 5. В этом режиме открыт первый вход De мультиплексора 5, а младший разр д кода адреса, не измен своего значени , поступает на первый информационный вход первого коммутатора 10. Этим обеспе- чиваетс передача управлени в другой модуль по адресу А пц без модификации младшего разр да. При значении метки %. 1 ф нулевой сигнал на управл ющем входе мультиплексора 5 закрывает вход De и открывает второй D и третий DЈ входы мультиплексора 5„ В этом случае младший разр д адреса перехода принимает значение в соответствии со зна- . чением провер емого ЛУ,

Демультиплексор 6 предназначен дл передачи кодов адресов передачи управлени фиксированного кода запроса логических условий или значений логических условий из данного модул в модуль, номер которого указан в микрокоманде , и поступает на адресный вход демультиплексора 6. Во всех этих случа х демультиплексор 6 находитс в открытом состо нии за счет единичного сигнала на его управл ющем входе, который формируетс за счет метки -К- 1 1 при передаче управлени или запроса логических условий, а при передаче значений логических условий в запросивший модуль - за счет единичного состо ни триггера 23 управлени .

Первый регистр 7 логических уело-/ вий принимает значени логических условий из запрошенного модул с выхода блока 15 элементов ИЛИ.Запись в регистр 7 логических условий осуществл етс по заднему фронту сигнала , поступающего с третьего выхода генератора 16 на вход синхронизации . Разрешение записи дает единичный сигнал на управл ющем входе регистра 7, поступающий с выхода первого дешифратора 12.

Второй 8 регистр логических условий принимает значени логических условий, формируемые в блоке 1 пам ти дл данного модул , и записывает их по заднему фронту сигнала Ј, аналогично первому регистру 7 логичес ких условий.

Регистр 9 номера предназначен дл записи по .заднему фронту тактового

импульса v KOfla номера модул , запросившего значени логических условий с тем, чтобы эти значени передать в соответствующий модуль0.

Первый коммутатор 10 предназначен дл передачи адреса управлени или фиксированного кода - признака запроса логических условий, или значений логических условий. Управление JQ выбором канала в коммутаторе 10 осуществл етс сигналом с выхода триг- / гера 23 управлени

Второй коммутатор 11 предназначен дл передачи кода номера модул , по- 15 ступающего из одного из двух направлений: из пол 1д номера модул выхода блока 1 пам ти микрокоманд или из регистра 9 номера. Код номера модул поступает с выхода второго 20 коммутатора 11 на адресный вход де- мультиплексора 6.

Первый дешифратор 12 предназначен дл формировани единичного сигнала

го модул ; прием управлени в начальный момент по коду операции, получаемому через второй вход мультиплексора 4 адреса или в ходе работы системы по коду полученного адреса передачи управлени Ацу через соответствующие входы 26.-26,ц.уст- ройства на третий вход мультиплексора 4 адреса; выдача запроса на значение логических условий от любого модул системы и адресаци в соответствии со значением; провер емого логического услови , полученного по запросу; прием запроса на выдачу значений логических условий в запрашиваемый модуль и выдача логических условий

В исходном состо нии все элементы ндм ти обнулены, разр д 28.1 КК имеет единичное состо ние. На входе 24 устройства устанавливаетс код опе- рации, вл ющийс адресом начала программы ,, По тактовому импульсу С. код

адреса в счет- 2 адреса и через врем С

За$

в случае поступлени на его информа- 7-5& операции записываетс через второй ционный вход фиксированного кода - признака запроса логических условий с выхода 1л блока 1 пам ти. При этом значение сигнала на управл ющем входе первого дешифратора 12 равно логической единице за счет метки -К-1 1.

Второй дешифратор 13 предназначен дл формировани единичного сигнала в случае поступлени на его вход фиксированного кода признака запроса логических условий при значении сигнала на его управл ющем входе, равном логическому нулю,,

Шифратор 14 формирует код номера модул , запросившего логические услови в соответствии с номером входа шифратора 14, получившего единичный сигнал.

вход мультиплексора 4

чик

(фиг„ 4) на выходе блока 1 пам ти

по вл етс код выбранной микрокоман30 ды. Если она имеет формат Ф1 (фиг.2а) то значение метки устанавливает счетчик 2 адреса в режим счета и по следующему тактовому импульсу ч, текущий адрес увеличиваетс на

35 единицу

По тактовому импульсу Ј2 код микрооперации записываетс в регистр 3 и начинаетс выполнение микрооперации в операционном блоке. Если выб-

40 ранна микрокоманда имеет формат Ф2, то значение метки #1 ф устанавливает счетчик 2 адреса в режим записи параллельным кодом. Код микрооперации по импульсу Јg записываетс Модульное устройство дл програм- 45 B регистр 3 и начинаетс выполнение

микрооперации в операционном блоке. Код адреса безусловной передачи At50

много управлени и контрол работает в следующих режимах: выполнение сабственных микропрограмм с контролем собственных логических условий. При этом возможны три вида адресации: естественна передача, безусловный переход, условный переход; передача управлени другим модул м системы. При этом возможна передача управлени с продолжением собственной микро- 5ь программы (в момент передачи адрес следующей МК формируетс по счетчику) или с зацикливанием передающего модул до получени управлени от другопоступает через первый вход мультиплексора 4 адреса на вход счетчика 2 адреса и по очередному импульсу Vg. записываетс в этот счетчик,

Если выбранна микрокоманда имеет формат ФЗ, то за счет метки обеспечиваетс прием адреса в счетчик 2 адреса параллельным кодом. По импульсу $2 К°Д микрооперации записываетс в регистр 3 и начинаетс выполнение микрооперации в операционном блоке К у.менту импульса &$

адреса в счет- 2 адреса и через врем С

За$

операции записываетс через второй

вход мультиплексора 4

чик

(фиг„ 4) на выходе блока 1 пам ти

по вл етс код выбранной микрокоманды . Если она имеет формат Ф1 (фиг.2а) то значение метки устанавливает счетчик 2 адреса в режим счета и по следующему тактовому импульсу ч, текущий адрес увеличиваетс на

единицу

ранна микрокоманда имеет формат Ф2, то значение метки #1 ф устанавливает счетчик 2 адреса в режим запи

поступает через первый вход мультиплексора 4 адреса на вход счетчика 2 адреса и по очередному импульсу Vg. записываетс в этот счетчик,

91

формируютс логические услови , которые поступают на вход 29 устройств По импульсу Og логические услови записываютс во второй регистр 8 логических условий и поступают на второй вход мультиплексора 5, который открыт за счет метки 1 (j) 0 На входе адреса мультиплексора 5 находитс код номера провер емого логического услови , значение соответствующего логического услови поступает на выход мультиплексора 5 и этим модифицирует младший разр д кода адреса перехода . По очередному импульсу $ адрес перехода записываетс через первый вход мультиплексора 4 адреса в счетчик 2 адреса,

Если выбранна микрокоманда имеет формат Ф4, то запись микрооперации и ее выполнение осуществл ютс аналогично При этом номер модул , куда должно быть передано управление, поступает через открытый первый вход второго коммутатора 11 на адресный вход демультиплексора 6, выбира соответствующее направление передачи адреса перехода Адрес перехода пступает через открытый первый вход первого коммутатора 10 на информационный вход демультиплексора бив соответствующую шину,

В принимающем модуле код адреса перехода поступает с одного из входо ( перез блок 15 элементов ИЛИ на третий вход мультиплексора 4 адреса и вход первого элемента ИЛИ 19, с выхода которого единичный сигнал через первый элемент И 21 поступает на второй управл ющий вход мультиплексора 4 адреса (табл. 1), открываетс третий вход мультиплексора 4 адреса Таким образом, принимающий модуль начнет выполнение программы с указанного адреса.

В передающем модуле при этом возможно продолжение собственной программы , так как в момент передачи управлени обеспечиваетс естественна адресаци . Возможно также зацикливание передающего модул до получени управлени от другого модул Дл этого после микрокоманды формата Ф4 в блок 1 пам ти записываетс микрокоманда формата Ф2, имеюща в поле адреса нулевое содержимое. Переход на нулевой адрес обеспечивает зацикливание модул , так как в нем записана микрокоманда формата Ф5, от

19

10

to

15

0

25

30

35

40

45

0

5

личающа с от микрокоманды формата Ф2 тем, что в поле микроопераций записано нулевое состо ние, не вызывающее никаких действий в операционном блоке.

Если выбранна микрокоманда имеет формат Фб, инициирующий запрос значений логических условий из другого модул системы, то в поле 1 адреса микрокоманды находитс фиксированный код - признак запроса логических условий , а в поле 1 ,, блока 1 пам ти находитс код номера модул , из которого запрашиваютс логические услови . Этот код поступает через первый вход второго коммутатора 11 на адресньй вход демультиплексора 6 и подготавливает соответствующее направление передачи кода - запроса.

Фиксированный код поступает через первый вход первого коммутатора 10 на информгционный вход демультиплексора 6 и по соответствующей шине на запрашиваемый модуль. Кроме того, фиксированный код поступает на первый дешифратор 12, единичный сигнал на выходе которого открывает регистр 7, подготавлива его к приему запрошенных логических усповий. Модуль, прин вший фиксированный код - запрос, через один из входов 26|-26Г).и блок 15 элементов ИЛИ, принимает его на вход второго дешифратора 13, единичный сигнал на выходе которого по импульсу ч; через второй элемент И 22 устанавливает в единичное состо ние триггер 23 управлени , чем обеспечиваетс открытие вторых входов первого 10 и второго 11 коммутаторов в запрошенном модуле.

Одновременно с этим единичный сигнал на выходе соответствующего элемента ИЛИ группы 18ц-18п- элементов ИЛИ, поступа на вход пифратора 14, формирует на его выходе код номера модул , запросившего значение логических условий, этот код по импульсу записываетс в регистр 9 номера и поступает через второй вход второго коммутатора 11 на вход адреса демультиплексора 6, открыва этим выход в модуль, запросивший логические услови . Логические усгови из запрошенного модул через второй вход первого коммутатора 10 поступают на информационный вход демультиплексора и по соответствующей шине в модуль, выставивший запрос.

11.1647519

Полученные логические услови с ответствующего входа п,через ок 15 элементов ИЛИ поступают на од регистра 7 и по импульсу засываютс в него. С выхода регистра . значени логических условий постуют на третий вход мультиплексора и в соответствии со значением того гического услови , номер которого азан в поле 1 блока 1 пам ти и ходитс на адресном входе мультиексора 5, модифицируетс адрес пехода . Временна диаграмма выполне микрокоманды формата Ф6 показана фиг, 4.

10

15

в г т г д г пл и д м ти вы у ти ч с вы с м в р ны п с с ди вы пи вх т д г н г в п с п р р д н у ч м т ги р и ры вы ци вы

Claims

Формула изобретени

Модульное устройство дл программного управлени и контрол , содержащее блок пам ти, счетчик адреса, регистр микроопераций, мультиплексоры адреса и логических условий, первый и второй регистры логических условий , первый коммутатор, первый дешифратор, шифратор, генератор тактовых импульсов, триггеры пуска и управлени , первый и второй элементы ИЛИ, первый и второй элементы И, при- чем выходы кода микроопераций блока пам ти соединены с информационными входами регистра микроопераций, информационные выходы которого вл ютс выходами микроопераций устройства , разр ды Конец команды и Конец работы которых соединены соответст - венно с первым адресным входом мультиплексора адреса и с входом сброса триггера пуска, установочный вход которого вл етс входом пуска устрой

входом пуска генератора тактовых импульсов, первый выход которого соединен с входом синхронизации счетчика адреса и с входом сброса триг- гера управлени , выход которого соединен с входами управлени первого коммутатора и с первым входом второго элемента ИЛИ, старшие разр ды выходов адреса микрокоманды блока пам ти соединены с первой группой информационных входов мультиплексора адреса, с первой группой информационных входов первого коммутатора и с информационными входами первого дешифратора, выход которого соединен с управл ющим входом разрешени первого регистра логических условий,

12

0

5

0

5

Q

5

0

5

0

5

выходы которого соединены с второй группой информационных входов мультиплексора логических условий, младший разр д выходов адреса микрокоманды блока пам ти соединен с информационным входом мультиплексора логических условий, выход которого соединен с младшими разр дами первой группы информационных входов мультиплексора адреса, первого дешифратора и первой группой информационных входов первого коммутатора, выходы номеров логических условий блока пам ти соединены с адресными входами мультиплексора логических условий, выход метки блока пам ти соединен с управл ющими входами разрешени мультиплексора логических условий, счетчика адреса и первого дешифратора и с вторым входом второго элемента ИЛИ выход первого элемента ИЛИ соединен с первым пр мым входом первого элемента И, выход которого соединен с вторым адресным входом мультиплексора адреса, втора группа информационных входов которого вл етс группой входов кода операции, а выходы соединены с информационными входами счетчика адреса, выходы которого соединены с адресными входами блока пам ти , второй выход генератора тактовых импульсор соединен с входом записи регистра микрокоманд и с первым входом второго элемента И, выход которого соединен с установочным входом триггера управлени , третий выход генератора тактовых импульсов соединен с входами записи первого и второго регистров логических условий, втора группа информационных входов первого коммутатора и второго регистра логических условий вл ютс группой входов логических условий устройства , информационные выходы второго регистра логических условий соединены с первой группой информацион- t ных входов мультиплексора логических условий, отличающеес тем, что, с целью расширени области применени устройства, в него дополнительно введены демультиштексор, регистр номера, второй коммутатор, второй дешифратор, блок элементов ИЛИ и группа элементов ИЛИ, выходы которых соединены с входами шифратора, выходы которого соединены с информационными входами регистра номера, выходы которого соединены с второй

группой информационных вхрдов второго коммутатора, выходы которого соединены с адресными входами демульти- плексора, выходы которого вл ютс группами информационных выходов устройства , группы входов логических условий устройства соединены с входами соответствующих элементов ИЛИ группы и с соответствующими группами входов блока элементов ИЛИ, выходы которого соединены с третьей группой информационных входов мультиплексора адреса, с входами первого элемента ИЛИ, с информационными входами первого регистра логических условий и информационными входами второго дешифратора, выход которого соединен с вторым сходом второго элемента

И и с вторым инверсным входом первого элемента И, выход второго элемента И соединен с входом записи регистра номера, выход первого дешифратора соединен с инверсным управл ющим входом разрешени второго дешифратора , выход второго элемента ИЛИ соединен с управл ющим входом демуль- типлексора, информационные входы которого соединены с выходами первого коммутатора, пр мой выход триггера управлени соединен с пр мым и инверсным управл ющими входами разрешени второго коммутатора, перва группа информационных входов которого соединена с выходами номеров логических условий блока пам ти.

Фиг.1

о

ш r-.

r

vO