SU855662A2

SU855662A2 - Устройство микропрограммного управлени

Info

Publication number: SU855662A2
Application number: SU792855401A
Authority: SU
Inventors: Григорий Николаевич Тимонькин; Вячеслав Сергеевич Харченко; Иван Панкратович Барбаш; Сергей Николаевич Ткаченко
Original assignee: Харьковское Высшее Военное Командное Училище Имени Маршала Советского Союза Крылова Н.И.
Priority date: 1979-12-17
Filing date: 1979-12-17
Publication date: 1981-08-15

Description

(54) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относитс к автомати ке и вычислительной технике, может быть применено при проектировании устройств управлени микропрограммных ЭВМ. По основному авт.св. № 419893 известно устройство микропрограммно го управлени , содержащее адресный запоминающий блок, операционнь й запоминающий блок, буферный регистр, регистр адреса, регистр команд, дешифратор , генератор импульсов, две группы элементов И, группу элементо ИЛИ и элемент задержки l. Недостатком данного устройства вл етс низка экономичность, вызванна избыточностью операционного запоминающего блока. Избыточность информации, хранимой в операционном запоминающем блоке, обусловлена следующим. В этом блоке хран тс операционные микрокоманды, которые считываютс в соответствии с адреса ми, поступающими из адресного запом нающего блока. Операционный запоминающий блок оптимизирован по числу операционных микрокоманд, которые записаны в нем без повторений. Одна ко при этом не учитываетс возможность повторени отдельных частей различных операционных микрокоманд. Цель изобретени - повышение надежности , а также повышение экономи 1ности устройства за счет снижени сложности операционного запоминающего блока. Поставленна цель достигаетс тем, что устройство микропрограммного управлени дополнительно содержит п групп элементов ИЛИ и п операционных запоминающих блоков, причем выходы элементов ИЛИ первой группы соединены с первыми группами входовоперационных запоминающих блоков со второго по (п+1)-ый и выходы элементов ИЛИ со второго по (п+1)-ую группы соединены соответственно со вторыми группами входов операционных запоминакицих блоков со второго по (п+1)-ый выходы которых вл ютс выходами устройства. Сущность изобретени состоит в снижении объема пам ти, необходимого дл хранени операционных микрокоманд путем однократной записи их повтор ющихс частей, содержащихс в одной зоне. При этом под зоной понимаетс часть операционного запоминающего блока шиной RQJ Rp.

На фиг. 1 приведена функциональна схема устройства микропрограммного управлени ; на фиг. 2 - пример распределени операционной пам ти по отдельным операционным запоминающим блокам при наличии повтор ющихс частей операционных микрокоманд в различных зонах дл случа .

Схема устройства (фиг.1) включает первую группу элементов И 1, буферный регистр 2, вторую группу элементов И 3, регистр 4 адреса, дешифратор 5, адресный запоминающий блок 6, регистр 7 команд со входом 8, первую группу элементов ИЛИ 9, первый операционный запоминающий блок 10 с выходом 11, вторую группу элементов ИЛИ 12, второй операционный запоминающий блок 13 с выходом 14, (п+1)- группа элементов ИЛИ 15 {п+1)-й операционный запоминающий блок 16 с выходом 17, генератор 18 импульсов, элемент 19 задержки.

На фиг. 2 цифрами I и II обозначены повтор ющиес части двух групп операционных микрокоманд,расположенные в первой зоне, цифрами III-V - повтор ющиес части групп операционных микрокоманд, расположенные во второй зоне. Символом N обозначено общее число операционных микрокоманд, символами RQ - разр дность операционных микрокоманд, Rjj и R02 - разр дности первой и .второй зон, содержащие повтор ющиес части соответственно.

В адресном запоминающем блоке б хран тс адресные последовательности микрокоманд, а в операционных запоминающих блоках 10,13 и 16 - различные зоны операционных частей микрокоманд .Причем в операционном запоминающем блоке 10 записана зона частей операционных микрокоманд,не содержаща повторений, а в операционных запоминающих блоках 13 и 16 - зоны операционных микрокоманд, имеющих общие повтор ющиес части.

Устройство микрокомандного управлени работает следующим образом.

Код операции из регистра 7 команд через элементы И 1 передаетс в буферный регистр 2. По первому импульсу генератора 18 этот код переписываетс в регистр. 4 адреса через элементы И 3. Затем этим импульсом, задержанным элементом 19 задержки на врем С, возбуждаетс один из выходов дёшифратора 5 и одновременно обнул етс буферный регистр 2. В соответствии с дешифрированным адресом из адресу ного запоминающего блока 6 через его группу выходов в буферный регистр 2 записываетс адрес следующей микрокоманды . Одновременно со считыванием информации из блока 6 считываетс информаци из всех операционных запоминающих блоков 10, 13 и 16. При этом адреса, по которым считываютс

части операционных микрокоманд из блоков 10, 13 и 16 формируютс следующим образом,

Дл первого операционного запоминающего блока 10 - на выходе одного из элементов ИЛИ первой группы 9; дл второго операционного запоминающего блока 13 - на выходе одного из элементов ИЛИ первой группы 9 (если часть операционной микрокоманды, записанна в боке 13, не вл етс

повтор ющей, т.е. используетс один раз), или на выходе одного из элементов ИЛИ 12 второй группы (если часть операционной микрокоманды, записанна в блоке 13, вл етс повтор ющейс , т.е. используетс

несколько раз в различных микрокомандах ) ; дл (п+1)-го операционного запоминающего блока 16 - на выходе одного из элементов ИЛИ 9 первой группы (есть часть операционной микрокоманды , записанна в блоке 16, используетс один раз) или на выходе одного из элементов ИЛИ (п+1)-й группы 15 (если эта часть используетс

несколько раз).

Части операционных микрокоманд из блоков 10, 13 и 16 поступают на выходы 11,14, и 17 и далее на объект

управлени . По очередному тактовому

импульсу адрес следующей микрокоманды передаетс из буферного регистра 2 в регистр 4 адреса, а затем дешифрируетс дешифратором 5. В дальнейшем работа устройства продолжаетс

аналогично. Ветвление в устройстве микропрограммного управлени осуществл етс в моменты по влени на выходе одиночного разр да адресного запоминающего блока 6 единичного

сигнала, по которому опрашиваетс состо ние некоторых разр дов кода операции,поступающего в регистр 7 команд . В результате через элементы И 1 первой группы модифицируетс адрес

очередной микрокоманды, записанный в буферном регистре 2.

Таким образом, введение п дополнительных операционнВдх блоков и групп элементов ИЛИ и обусловленных ими св зей позвол ет существенно снизить объем пам ти, необходимой дл хранени операционных микрокоманд . Это повышает экономичность и надежность устройства в целом.

изобретени

Формула

Устройство микропрограммного управлени по авт.св. № 419893, отличающеес тем, что, с целью повышени надежности, оно дополнительно содержит п групп элементов ИЛИ и п операционных заломинающих блоков, причем выходы элементов ИЛИ первой группы соединены с первыми группами входов операционных запоминающих блоков со второго по (п4-1)-ный, выходы элементов ИЛИ со второго по (п+1)-ую группу соединены соответственно со вторыми группами входов операционных запоминающих блоков со второго по .(п+1)-ый.

выходы которых вл ютс ВЫХОЛДМ11 УСЧ

ройства.

Источники информации, прин тые во внимание при экспертизе

1. Авторское свидетельство СССР I 419893, кл. G 06 F 9/16, 1974 (прототипJ.

Claims

Формула изобретения

Устройство микропрограммного управления по авт.св. № 419893, отличающееся тем, что, с целью повышения надежности, оно дополнительно содержит η групп элементов ИЛИ и п операционных за.поминающих блоков, причем выходы эле

Ь ментов ИЛИ первой группы соединены с первыми группами входов операционных запоминающих блоков со второго по (п+1)-ный, выходы элементов ИЛИ со второго по (п+1)-ую группу соединены соответственно со вторыми группами входов операционных запоминающих блоков со второго по (п+1)-ый, выходы которых являются выходами устройств а.