SU1259270A1 - Устройство дл контрол цифровых блоков - Google Patents

Устройство дл контрол цифровых блоков Download PDF

Info

Publication number
SU1259270A1
SU1259270A1 SU853848682A SU3848682A SU1259270A1 SU 1259270 A1 SU1259270 A1 SU 1259270A1 SU 853848682 A SU853848682 A SU 853848682A SU 3848682 A SU3848682 A SU 3848682A SU 1259270 A1 SU1259270 A1 SU 1259270A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
group
elements
input
unit
Prior art date
Application number
SU853848682A
Other languages
English (en)
Inventor
Евгений Федорович Киселев
Original Assignee
Предприятие П/Я В-8150
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8150 filed Critical Предприятие П/Я В-8150
Priority to SU853848682A priority Critical patent/SU1259270A1/ru
Application granted granted Critical
Publication of SU1259270A1 publication Critical patent/SU1259270A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

Изобретение относитс  к области автоматики .и. вычислительной техники и может быть использочано дл  контрол  цифровых блоков. Цэль изобретени  - увеличение глубины контрол . Устройство содержит мультиплексор, счетчик, генератор тестов, блок синхронизации , блок индикации, блок ти, регистр записи реакций, два.элемента НЕ, два селектора и блок вы влени  неисправности. Через мультиплексор тестова  информаци  и выходна  информаци  контролируемого циф рового блока кода поступает в регистр записи реакции, а через него - в блоки пам ти, куда также записываетс  информаци , снимаема  с контрольных точек цифрового блока. Мультиплексор управл етс  счетчиком, ошибка фиксируетс  в блоке выделени  неисправности . 3 ил.

Description

Изобретение относитс  к вычислительной технике и предназначено дл  обнаружени , неисправностей в цифровом блоке и индикации операндов в любом цифровом блоке, например в блоке синтеза полного телевизионного сигнала системы отображени  информации (сои) метеорологического радиолокатора (МРЛ). .г
Цель изобретени  - увеличение глубины контрол .
На фиг, 1 показана функциональна  схема устройства; на фиг,,, 2 - функциональна  схема блока синхронизации и блока вы влени  неисправности; на фиг, 3 - временна  диаграмма синхроимпульсов .
Устройство содержит блок синхронизации , счетчик 2, блок 3 индикации , мультиплексор 4, регистр 5 записи реакции, блоки 6 и 7 пам ти, элементы 8 и 9, элементы 2И-Шр-НЕ 10 и 11, группа выходов 12 контролируемого цифрового блока (не показан), группа выходов 13 генератора тестов (не показан), .вход 14 сброса устройства , вход 15 пуска устройства, вход 16 задани  режима работы устройства, группа выходов 17 контрольных точек контролируемого цифрового блока, вход 18 запроса, на индикацию отклика контролируемого цифрового блока, вход 19 запроса на индикацию тестового воздействи , вход 20 разрешени  на индикацию устройства, блок 21 вы влени  неисправности, выходы 22-24 блока синхронизации, выход 25 признака ошибки устройства.
Блок синхронизации (фиг. 2) содержит входы 26 и 27 логических условий (вход 26 соединен с входом 16, вход 27 - выходы элементов И блока вы влени  неисправностей), согласующие резисторы 28, генератор одиночного 29 импульса, генератор 30 тактовых импульсов , триггер 31, элемент И 32, элемент И 33 с одним инверсным вхо.- дом, триггер ЗА, элементы И-НЕ 35 и 36, триггер 37, элементы 38 задержки и элемент И-НБ 39.
Блок вы влени  неисправностей (фиг. 2) содержит ш элементов И (т - Длина вектора тестового воздействи ) 40, триггер 4 и элемент НЕ 42, Регистр записи реакций вьшолнен на 1К-триг г ерах.
Устройство работает следующим образом .
1259270
5
0
5
При наличии нул  на входе 16 устройство работает в режиме работы, а при наличии единицы - в режиме про- верки. В каждом из режимов импульсы на выходах 23 и 22 блока синхронизации вырабатываютс  непрерывно и определ ют такт контрол  Т. Каждый импульс на выходе 24 совпадает с одним из тактовых импульсов на выходе 23, относительно которого импульс на выходе 22 формируетс  с задержкой с . После окончани  каждого импульса на выходе 24 содержимое счетчика 2 увеличиваетс  на единицу, и по новому коду на выходе мультиплексора 4 поступают тестовые и выходыне сигналы  чеек контролируемого блока (при в.0 контролируютс   чейки с 1 по М/2, а при  чейки с М/2+ по М). При этом величина задержки t между импульсами на выходах 24 и 22 такова, что к моменту по влени  синхроимпульса с выхода 22 закончены переходные процессы в мультиплексоре 4, вызванные изменением кода Ф2 (кода с разр дных выходов счетчика 2).
По каждому импульсу с выхода 22 все триггеры регистра 5 записи реакций устанавливаютс  и О, т.е, в начале каждого такта Т контрол  Ф01 на синхровходы триггеров регистра 5 записи реакции 5, которые образуют первую и вторую группы входов, поступа ют входные, т.е. те, которыми тестируетс  контролируемьй цифровой блок, и выходные сигналы (при )  чеек контролируемого блока (при a.) или при (ag l). При исправном блоке частота изменени  каждого из этих сигналов не менее, чем в два раза превьшает частоту f . 1/Т..
К
С учетом изложенного в первом режиме (т.е. при ) рассмотрим работу устройства сначала при исправном , а затем при неисправном контролируемом цифровом блоке,
При исправном блоке в течение каждого 1 на синхронизирующем входе каждого из триггеров регистра 5 записи реакции происходит по крайней мере одно изменение сигнала с 1 на О, устанавливающее в 1 каждьй из триггеров регистра 5 записи реакции, т,е. перед по влением каждого ТИ23 сигналы на выходах m элементов И 40, которые 5 объединены по схеме монтажное ИЛИ, равны 1 (И40), так как фазы I сигналов На выходах триггеров регист- ра 5 записи реакций совпадают Ф01
0
5
0
5
0
Ф02 (на фиг. I обозначены С и С2 - группы синхровходон 1К-триггеров регистра 5 записи результата, на которые записываютс  с двух групп выходов мультиплексора тестова  информа- ци  и отклик контролируемого цифрового блока, а 0 и 02 соответственно группы выходов регистра 5 записи отклика ), а по каждому ТИ23 на выходе 24 формируетс  сигнал, определ емый выражением И24 И35 ТИ23-ПАО, что отражено на фиг, 3. Кроме того, по каждому ТИ23 подтверждаетс  единичное состо ние триггера, вырабатывающего сигнал исправности контролируе мого блока, а после окончани  импульсов И24 и И22 содержимое счетчика 2 увеличиваетс  на единицу, все триггеры регистра 5 записи реакции наход тс  в нулевых состо ни х, и начинаетс  контроль следующих групп сигналов цифрового блока.
Если цифровой блок неисправен, то к концу некоторого периода Т элементы И 40 вырабатывают сигнал так как триггеры регистра 5 записи реакции, обнаруживающие неисправные сигналы (т.е. те из сигналов первой и второй групп выходов мультиплексора 4, которые остаютс  неизменными
в течение Т), остаютс  в нулевых состо ни х. Сигналом запрещаетс  формирование И24, а по окончании ТИ23 триггер 41 переключаетс  в О, и вырабатывает сигнал П25 общей неисправности цифрового блока, информаци  и.неисправности которого индицируетс  блоком 3 при . В этому случае изменить содержимое счетчика 2 можно лишь с помощью изменени  сигналов П14 и П15. Если эти сигналы не поданы, то и , а если поданы, то , . Следовательно по каждому изменению этих сигналов генератор 29 одинакового импульса формирует один импульс И39, совпадающий с одним из ТИ23. По каждому И39 триггер 41 устанавливаетс  в 1 % и формируетс  отрицательный импульс , увеличивающий содержимое счетчика 2 на единицу, и уст- ройство запускаетс  на поиск очередной неисправности контролируемого цифрового блока..
В режиме проверки сигнал t разрешаем работу элемента И-НЕ 36, который по каждому ТИ23 вырабатывает отрицательный импульс .ТИ23, Так как V И 38, то в этом реj ю 15 20
25
0
5
0
5
0
S
жиме в момент действи  каждого ТИ23 все триггеры регистра 5 запис реакции наход тс  в состо ни х О, и по каждому ТИ23 подтверждаетс  состо ние О триггера 41 , вьтрабатьшающего сигнал общей неисправности цифрового блока, а при светодиоды блока I светодиоды блока 3 индицируют неисправности входных тестовых и выходных сигналов  чеек контролируемого цифрового блока.
В любом из режимов блок 3 индикации отображает коды, снимаемые с контрольных точек цифрового блока. Занесение этих кодов в блоки 6 и 7 пам ти осуществл етс  по отрицательным импульсам и соответственно. При этом подача импульсов запросов И18 и И19 может происходить в любой момент времени.

Claims (1)

  1. Формула изобретени 
    Устройство дл  контрол  цифровых блоков, содержащее счетчик, блок индикации , генератор тестов и блок синхронизации, причем входы пуска и сброса устройства соединены с входами пуска и сброса блока синхронизации соответственно, первый выход блока синхронизации соединен с суммирующим входом счетчика, группа разр дных инверсных выходов которого соединена с первой группой информационных входов блока индикации, отличающеес  тем, что, с целью увеличени  глубины контрол , оно содер- жит два блока пам ти, мультиплексор, регистр записи реакций, два элемента НЕ, два элемента 2И-ИЛИ-НЕ и блок вы влени  неисправности, содержащий m элементов И (где m - длина вектора . тестового воздействи ), элемент НЕ и триггер ошибки, причем перва  и втора  группы информационных входов мультиплексора соединены с группой выходов контролируемого цифрового блока, а также с группой выходов генератора тестов и группой информа-V ционных входов контролируемого цифрового блока соответственно, перва  и втора  группы выходов мультиплексора соединены с первой и второй группами синхровходов соответствующих раз- р дов регистра записи реакции, единичные входы всех разр дов регистра записи реакции подключены к щине еди- ничного потенциала . устройства, к шине нулевого потенциала которого
    подключены нулевые входы всех разр дов регистра записи ре:акции, перва  группа вько дов которого соединена с первыми входами элементов И и с первой группой информационных входов первого блока пам ти, группа выходов которого соединена с второй группой информационных входов блока индикации , треть  группа информационных входов которого соединена с группой выходов второго блока пам ти, перва  группа информационных входов которого соединена с второй группой выходов регистра записи реакции и с вторыми входами ю элементов И, выходы которых соединены с первым входом логического услови  блока синхронизации, с единичным входом триггера ошибки и через элемент НЕ блока вы влени  неисправности - с нулевым входом триггера ошибки, выход которого сое- дииен с информационным входом блока индикации и  вл етс  выходом признака ошибки устройства, вторые группы информационных входов первого и второго блоков пам ти соединены с группой выходов контрольных точек контролируемого цифрового блока, адресные входы первого и второго блоков пам ти соединены с входом ра.зрешени  на ин- дикацию устройства, с первыми входами первых элементов И п€;рвого и второго элементов 2И-ИЛИ-НЕ и через первый
    элемент НЕ - с первыми входами вторы элементов И первого и второго элементов 2И-ИЛИ-НЕ, выходы которых соединены с входами синхронизации первого и второго блоков пам ти, вторые входы первых -элементов И первого и второго элементов 2И-ИЛИ-НЕ соединены с вторым выходом блока синхронизации , третий выход которого соединен с инверсным нулевым входом сброса регистра записи реакции, вторые вход вторых элементов И первого и второго элементов 2И-ИЛИ-НЕ соедийены с входами запроса на индикацию тестового воздействи  и отклика устройства, при этом четвертый выход блока синхронизации соединен с инверсным К .содо сброса триггера ошибки, вход синхронизации которого соединен с первым выходом блока синхронизации, инверсные разр дные выходы счетчика соединены с управл ющими входами первой и второй групп мультиплексора, а первый разр д счетчика соединен с инверсным входом разрешени  передачи первой группы информационных входов мультиплексора и через второй элемент НЕ - с входом разрешени  передачи второй группы информационных входов мультиплексора, второй вход логического услови  блока синхронизации соединен с шиной задани  режима работы устройства.
    , J
    YS
    37
    Редактор Н. Яцола
    Составитель Л. Сиротска 
    Техред И.Попович Корректор Е. Рошко
    Заказ 5123/47 Тираж 671 Подписное ВНИИПИ Государственного комитета СССР
    по делам изобретений и открытий 113035, МОСКВА, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
SU853848682A 1985-01-31 1985-01-31 Устройство дл контрол цифровых блоков SU1259270A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853848682A SU1259270A1 (ru) 1985-01-31 1985-01-31 Устройство дл контрол цифровых блоков

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853848682A SU1259270A1 (ru) 1985-01-31 1985-01-31 Устройство дл контрол цифровых блоков

Publications (1)

Publication Number Publication Date
SU1259270A1 true SU1259270A1 (ru) 1986-09-23

Family

ID=21160336

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853848682A SU1259270A1 (ru) 1985-01-31 1985-01-31 Устройство дл контрол цифровых блоков

Country Status (1)

Country Link
SU (1) SU1259270A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 730133. кл. G 06 F 11/00, 1978. Авторское свидетельство СССР 1166115, кл. G 06 F 11/26, 1983. *

Similar Documents

Publication Publication Date Title
SU1259270A1 (ru) Устройство дл контрол цифровых блоков
SU1269139A1 (ru) Устройство дл контрол цифровых узлов
SU1751821A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU1439564A1 (ru) Генератор тестовых воздействий
SU1292040A1 (ru) Устройство дл контрол оперативной пам ти
SU1319079A1 (ru) Устройство дл контрол полупроводниковой пам ти
SU1068922A1 (ru) Устройство дл ввода информации
SU1023398A1 (ru) Устройство дл контрол блоков пам ти
SU1348912A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU1315982A1 (ru) Устройство тестового контрол цифровых блоков
SU1179348A1 (ru) Устройство дл автоматического контрол блоков
SU1365091A1 (ru) Микропрограммный процессор
SU1336018A1 (ru) Устройство дл сопр жени ЭВМ и внешнего абонента
SU1229826A1 (ru) Оперативное запоминающее устройство с самоконтролем
SU1267472A1 (ru) Устройство дл отображени информации
SU1043753A2 (ru) Устройство дл контрол блока пам ти
SU1265859A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU1403097A1 (ru) Устройство дл контрол полупроводниковой пам ти
RU1800458C (ru) Устройство дл формировани тестов
SU1529293A1 (ru) Устройство дл формировани тестовой последовательности
SU1430959A1 (ru) Устройство дл контрол хода микропрограмм
SU1013956A2 (ru) Устройство дл контрол логических схем
SU1249587A1 (ru) Устройство формировани адресов дл контрол блоков пам ти
RU2002301C1 (ru) Устройство дл определени показателей надежности объектов
SU1425671A1 (ru) Устройство дл распределени задач процессорам