SU1113803A1 - Устройство приоритетного прерывани дл микро-ЭВМ - Google Patents
Устройство приоритетного прерывани дл микро-ЭВМ Download PDFInfo
- Publication number
- SU1113803A1 SU1113803A1 SU823471476A SU3471476A SU1113803A1 SU 1113803 A1 SU1113803 A1 SU 1113803A1 SU 823471476 A SU823471476 A SU 823471476A SU 3471476 A SU3471476 A SU 3471476A SU 1113803 A1 SU1113803 A1 SU 1113803A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- interrupt
- priority
- group
- inputs
- input
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
УСТРОЙСТВО ПРИОРИТЕТНОГО ПРЕРЫВАНИЯ ДЛЯ МИКРО-ЭВМ, содержащее блок приоритетного прерывани , многорежимный буферньм регистр и элемент НЕ, причем входы синхронизации, строба прерывани и разрешени при- ема текущего приоритета блока приоритетного прерывани вл ютс соответственно входами тактовых импуль сов, разрешени прерывани и управлени приемом текущего приоритета устройства, группа входов текущего приоритета блока приоритетного прерывани вл етс группой входов текущего приоритета устройства, с первого по шестой входы запроса на прерывание блока приоритетного прерывани вл ютс соответственно с первого по шестой входами текущего запроса на прерывание устройства, вход выборки группы уровней прерываний блока приоритетного прерывани вл етс входом управлени выборкой группы уровней прерываний устройства, выход прерьшани блока приоритетного прерывани соединен через элемент НЕ с входом строба многорежимного буферного регистра, группа информационнь х входов которого соединена с группой выходов кода запроса на прерывание блока приоритетного прерывани , группа информационных выходов многор жимного буферного регистра вл етс группой выходов кода запроса на прерывание устройства, выход запуска многорежимного буферного регистра вл етс выходом запроса на прерываг ние устройства, вход синхронизации многорежимного буферного регистра « вл етс входом подтверждени Лрерывани устройства, отличающеес .тем, что, с целью расширени области применени за счет реализао ции пошагового прерывани в микроЭВМ с фиксированной системой команд, оно дополнительно содержит элемент И, счетчик и дешифратор, выход которого соединен с седьмым входом запроса на прерывание блока приоритетного прерывани , группа входов дешифратоэо ра соединена с группой информационо :о ных выходов счетчика, входы сброса и счетный вход которого соединены соот ветственно с входом подтверждени прерывани устройства и с выходом элемента И, первый, второй и третий входы которого вл ютс соответствен но входами разрешени прерывани , синхронизации и признака начала команд микро-ЭВМ устройства.
Description
Изобретение относитс к вычисли- тельной технике и предназначено дл использовани в микро-ЭВМ и различных устройствах на .основе микропроцессоров при контроле и отладке про раммного обеспечени . Известно устройство управлени прерывани ми в ЭВМ, обеспечивающее приоритетное обслуживание запросов на прерывание и содержащее узел фор мировани адреса микропрограммы, регистр хранени начального адреса очередной микропрограммы и узел кон рол наличи запроса на прерывание СП. Данное устройство предназначено дл использовани в ЭВМ с микропрог раммным управлением и неприменимо в микро-ЭВМ и устройствах на основе микропроцессоров с фиксированной системой команд. Наиболее близким по технической сущности к предлагаемому вл етс устройство дл прерывани программ микро-ЭВМ, содержащее блок.приорите ных прерываний, элемент НЕ и многорежимный буферный регистр, причем входы синхронизации, строба прерыва ни и разрешени приема текущего приоритета блока приоритетного прер вани вл ютс соответственно входа ми тактовых импульсов, разрешени прерывани и управлени приемом тек щего приоритета устройства, группа входов текущего приоритета блока приоритетного прерывани вл етс группой входов текущего приоритета устройства, с первого по шестой вход запроса на прерывание блока приоритетного прерывани вл ютс соответ ственно с первого по шестой входами текущего запроса на прерывание устро ства, вход выборки группы уровней прерываний блока приоритетного прерывани вл етс входом управлени выборкой группы уровней прерываний устройства, выход прерывани блока приоритетного прерывани соединен через элемент НЕ с входом строба многорежимного буферного регистра, группа информационных входов которо соединена с группой выходов кода за роса на прерывание блока приоритетного прерывани , группа информацион ных выходов многорежимного буферног регистра вл етс группой выходов кода запроса на прерывание устройст ва, выход запуска многорежимного бу фёрного регистра вл етс выходом запроса на прерыварше устройства, вход синхронизации многорежимного буферного регистра вл етс входом подтверждени прерывани устройства 2. Данное устройства также не обеспечивает возможности реализации режима пошагового прерывани после выполнени каждой команды, используемого при контроле и отладке программного обеспечени микро-ЭВМ. Цель изобретени - расширение -области применени устройства за счет реализации пошагового прерывани в микро-ЭВМ с ф11ксированной системой команд. Поставленна цель достигаетс тем, что в устройство, содержащее блок приоритетного прерывани , многорежимный буферный регистр и элемент НЕ, причем входы синхронизации, строба прерывани и разрешени приема текущего приоритета блока приоритетного прерывани вл ютс соответственно входами тактовых импульсов, разрешени прерывани и управлени приемом текущего приоритета устройства , группа входов текущего приоритета блока приоритетного прерывани вл етс группой входов текущего приоритета устройства, с первого по шестой входы запроса на прерывание блока приоритетного, прерывани вл ютс соответственно с первого по шестой входами текущего запроса на прерывание устройства, вход выборки группы уровней прерываний блока приоритетно o прерывани вл етс входом управлени выборкой группы уровней прерываний устройства, выход прерывани блока приоритетного прерывани соединен через элемент НЕ с входом строба многорежимного буферного регистра, группа информационных входов которого соединена с группой выходов кода запроса на прерывание блока приоритетного прерывани , группа информационных выходов многорежимного буферного регистра вл етс группой выходов кода запроса на прерывание устройства, выход запуска многорежимного буферного регистра вл етс выходом запроса на прерывание устройства , вход синхронизации многорежимного буферного регистра вл етс входом подтверждени прерывани устройства, дополнительно введены
элемент И, счетчик и дешифратор, выход которого соединен с седьмым BXO-J дом запроса на прерывание блока приоритетного прерывани , группа входов дешифратора соединена с группой информационных выходов счетчика, входы сброса и счетный вход которого соединены соответственно с входом подтверждени прерывани устройства и с выходом элемента И, первый, второй и третий входы которого вл ютс соответственно входами разрешени прерывани , синхронизации и признака начала команд микро-ЭВМ устройства.
/На фиг. 1 представлена функциональна схема устройства; на фиг. 2 функциональна схема блока приоритетного прерывани ; на фиг. 3 - функциональна схема многорежимного буферного регистра (МБР).
Устройство содержит блок 1 приоритетного прерывани , элемент НЕ 2, многорежимный буферный регистр 3, элемент И 4, счетчик 5, дешифратор 6 вход 7 тактовых импульсов, вход 8 разрешени прерывани , вход 9 управлени приемом текущего приоритета, вход 10 выборки группы уровней прерываний , группу входов 11 текущего приоритета, входы 12 текущего запроса на прерывание, вход 13 подтверждени прерывани , вход 14 синхронизации вход 15 признака начала команд микроЭВМ , группу выходов 16 кода запроса на прерывание и выход 17 запроса на прерывание..
В качестве блока 1 приоритетных прерываний в устройстве используетс стандартна интегральна схема К589ИК14, структурна схема которой приведена на фиг. 2. В состав блока вход т5 регистр запросов прерывани 1-8, приоритетный шифратор 19, регистр текущего состо ни 20, схема сравнени приоритетов 21, триггер 22 выборки группы, триггер 23 прерывани , триггер 24 блокировки прерывани , элементы И 25-30, а также элементы ИЛИ 31 и 32.
В качестве многорежимного буферног : регистра 3 в устройстве используетс стандартна интегральна схема К589ИР12, структурна схема которой приведена на фиг. 3. В блок вход т 8-разр дный регистр, состо щий из триггеров 33-40, объединенных общим управлением, триггер 41 запроса прерывани , элементы И 42-49 с трем
устойчивыми состо ни ми, коммутатор 50, элементы КПИ 51 и 52, элемент НЕ 53, элемент И 54 и элемент РШИ-НЕ 55.
Устройство работает следующим образом.
В режиме пошаговой проверки выпол- нени контролируемой программы микроЭВМ на группе входов 11 текущего приоритета устанавливаетс код, который заноситс по сигналу на входе 9 управлени приемом текущего приоритета в блок 1 приоритетного прерывани . Это обеспечивает формирование устройством сигнала на выходе 17 запроса на прерывание при по влении сигнала на седьмом йходе запроса на пре шание блока 1 приоритетного прерывани .
Перед вьтолнением каждой команды контролируемой программы микро-ЭВМ устанавливает на входе 8 разрешени прерывани положительный сигнал, обеспечивающий работу блока 1 приоритетных прерываний и по вление положительного сигнала на выходе элемента И 4 при совпадении сигналов на входах 14 синхронизации и 15 признака начала команд микро-ЭВМ. Таким образом завершаетс подготовка устройства , и в микро-ЭВМ выполн етс команда безусловного перехода в очередной команде контролируемой программы. При этом на выходе элементами 4 формируетс положительный импульс, по отрицательному фронту которого происг ходит изменение на единицу состо ни счетчика 5. Состо ние счетчика 5
дешифрируетс дешифратором 6.
Выполнение очередной команды контролируемой программы вызывает по вление второго импульса на выходе элемента И 4 и изменение на единицу состо ни счетчика 5. При этом на выходе дешифратора 6 по вл етс сигнал поступающий на седьмой вход запроса на пребывание блока 1 приоритетного, прерывани . Данный сигнал стробируетг с тактовыми импульсами на входе 7 тактовых импульсов, вследствие чего на первом выходе блока 1 приоритетных прерываний по вл етс отрицательный сигнал, поступакнций через элемент НЕ 2 на вход строба многорежимного буферного регистра 3, а на группе выходов кода запроса на прерывание блока 1 приоритетного прерывани по вл етс код запроса на прерывание. Код запроса на прерывание фиксиру етс в многорежимном буферном регист ре 3 с приходом положительного сигHaxia на его вход строба с выхода элемента НЕ 2. Одновременно на выходе 17 запроса на прерывание устройст ва по вл етс сигнал, вызывающий пре рывание работы микро-ЭВМ. В ответ на это микро-ЭВМ сбрасывает сигнал на входе 8 разрешени прерывани устройства и формирует положительный сигнал на входе 13 подтверждени прерывани устройства. Вследствие этого обеспечиваетс установка в исходное состо ние счетчика 5 и по в ление на группе выходов 16 кода запроса на прерывание. По вление на группе выходов 16 кода запроса на прерывание вызьшает переход микро-ЭВМ, к выполнению служебной программы Монитор. Дл продолжени выполнени контролируемой программы микро-ЭВМ вновь устанавливаетс положительный сигнал на входе 8 разрешени прерывани и описанньй цикл работы устройства повтор етс . По окончании проверки выполнени и отладки контролируемой программы микро-ЭВМ на группе входов 11 текущего приоритета устанавливаетс код, запись которого по сигналу на входе 9 управлени приоритетом текущего приоритета блокирует формирование на выходе 17 запроса на прерывание при по влении сигнала на седьмом входе запроса на прерывание блока 1 приоритетного прерывани . Блок 1 приоритетного прерывани работает следующим образом. Регистр 18 запросов прерывани со тоит из 8-ми триггеров и служит дл запоминани запросов прерывани на врем работы обработки текущего прерывани . Приоритетный шифратор 19 слулсит дл кодировани номера посту пившего запроса прерывани (ЗПР 3nP:j ) в 3-разр дный код. Причем если на шифратор поступило одновременно несколько сигналов запроса прерывани , например ЗПР, ЗПР и ЗНР, то на выходе шифратора будет код старшего запроса ЗПР.. Регистр 20 текуще го состо ни состоит из 3-х триггеров и служит дл запоминани кода обрабатываемого прерывани . Схема 21 сравнени приоритетов служит дл сравнени кода поступившего с шифратора , с кодом, хран щимс в регистре текущего состо ни . Схема сравнени приоритетов вырабатывает разрешающий сигнал прерывани только в том случае , если код с шифратора больше кода, хран щегос в регистре текущего состо ни . Триггер 23 прерывани служит дл выработки признака прерывани и запоминани этого признака до следующего акта. Триггер работает по переднему фронту сигнала на входе С. Триггер 24 блокировки прерывани служит дл запрета приема запро сов прерываний на регистр запросов прерывани при обработке текущего приоритета, а т.акже блокирует выработку нового признака прерывани . Триггер блокировки прерывани срабатывает по переднему фронту сигнала на входе РПП. Дл работы блока необходимо обеспечить следующие услови : 1.На вход РКП подан О. 2.На вход РГВ подана 1. 3.В регистр текущего состо ни записан код текущего приоритета ( в самом начале записываетс код ) по входам ПТ, 1 по входу ВУ. Запись производитс сигналом, поступающим на вход РПП. По переднему фронту сигнала РПП происходит сброс триггера блокировки прерываний в О, и на регистр запросов прерывани приходит разрешаюв ;ий сигнал записи информации с входом ЗПРд- ЗПР. Блок приоритетных прерываний готов к работе . Если на входах запроса прерывани ЗПРд-ЗПР нет ни одного запроса, то элемент ЮТИ 32 вырабатывает сигнал О, который закрывает выходные вентили кода прерывани (выходы КПр-КП,) , запрещает выработку сигнала прерывани (выход ПР) и разрешает выработку сигнала разрешени следующей группе прерываний (выход РПР), Допустим, по выводу ЗПРр пришел запрос на прерывание. Он записываетс в регистр запросов на прерывание, так как триггер блокировки прерывани сброшен. Однако, хоть запись в регистр произошла, запрос снимать нельз , так как запоминание информации в регистре произойдет только после установки триггера блокировки прерывани в 1. Положительный сигнал с первого выхода регистра запросов на прерывание поступает на элемент ИЛИ 32, на выходе KOiopoio вырабатываетеи сигна 1. Этот сигнал открывает элементы И 26-28, разрешает выработку сигнала подтверждени прерывани и вырабатывает запрещающий сигнал дл младшей группы (выход РПР). Одновременно информаци с регистра 18 запросов прерывани поступает на приоритетный шифратор 19, на выходе которого выра батываетс 3-разр дный код приоритета , поступающий через элементы И 2628 на выходы р Кроме того, код приоритета с шифратора поступает на схему сравнени приоритетов, где сравниваетс с кодом,который записан в регистр текущего состо ни . Если код с шифратора больше кода, хран щегос в регистре 20 текущего состо ни , то схема 21 сравнени приоритета вырабатывает сигнал 1,который разрешает выработку сигнала прерывани (выход ПР). Если же код с шифратора меньше или равен коду с регистр текущего состо ни , то схема сравнени приоритетов вырабатывает сигнал О. В этом случае сигнал прерывани может быть выбран только в том случа если триггер 22 выборки группы будет записан О (1 по входу ВУ), так как инверсный выход этого триггера (объедин етс элементом ИЛИ 31 с выхо дом схемы сравнени приоритетов. В нашем случае триггер выборки группы обеспечивает 1 на входе элемента ИЛИ 31, а схема сравнени приоритеТОО выдает на элемент ИЛИ 31 О, та как код с шифратора равен коду хран щемус в регистре текущего состо ни При этом разрешаетс выработка сигнала прерывани . Если на вход СТР подать 1, а по входу С - импульс, то по фронту этого импульса триггер прерьтани устанавливаетс в 1 и на выходе ПР по вл етс сигнал прерывани . Этим же сигналом по входу триггер 24 блокировки прерывани устацавливаетс в 1 и тем самым запрещает прием новых запросов в регистр запросов на прерывание и подготавливает триггер прерывани к сбросу в О. Втооым импульсом по входу С происходит сброс триггера прерывани в О, что означает окончание сигнала прерывани .Таким образом дпительностьсигнала прерывани 01феде л етс периодом импульсов по входу С. После обработки сигнала прерывани , если это необходимо, код, coor-J ветствующий обрабатываемому запросу, надо записать в регистр 20 текущего состо ни . Тем самым исключаетс возможность двойного прерывани по одному и тому же запросу, а также- прерывани по всем младшим запросам относительно обработанного. Если в этом нет необходимости, то регистр текущего состо ни снова записываетс 1 по входу ВУ. По фронту импульса разрешени приема текущего приоритета РПП происходит сброс триггера запроса прерывани в О и подготовка блока приоритетных прерываний к приему следующего запроса на прерывание. Если по входам ЗПРд-ЗПР пришли одновременно два или более запросов , то на выходах КП0-КП вырабатываетс код старшего запроса. Пор док старшинства запросов и код, соответствующий номеру запроса , приведены в табл. 1. В строке 4 табл. 1 приведен пример одновременно- го прихода трех запросов прерывани . В табл. 2 показана возможность выработки сигнала .подтверждени прерывани ПР при различных кодах, записанных в регистр текущего состо ни . Из табл. 2 видно, что при записи в триггер 22 выборки группы 1 (О по входу ВУ) сигнал прерывани по запросу ЗПРд не может быть выбран, так как код с шифратора и код с регистра текущего состо ни , поступающий на схему сравнени приоритетов, равны. В случае-записи О в триггер выборки группы сигнал прерывани по выходу ПР вырабатываетс всегда независимо от состо ни остальных трех разр дов регистра текущего состо ни , в том числе и при наличии запроса на прерывание только по . входу ЗИРц. Многорежимный буферный регистр 3 раб&тает следующим образом. Информационные триггеры 33-40 устанавливаютс в состо ние О при подаче сигнала О на вход R, Сигйал выбора режима ВР управл ет режимом работы блока. При подаче О на этот вход ос- пцествл етс запись информации , поступающей на информационные триггеры, по положительному сигналу на входе СТР, Одновременно по фронту сигнала на СТР триг ер 41 запроса прерывани устанавливаетс в О, и положительный сигнал с его инверсного выхода вызывает по вление О на выходе .ЗС блока.
9111380,3 .JO
используемого дл прерывани работы устанавливаетс в 1 триггер запромикро-ЭВМ .са прерывани , а сигнал низкого уров . . . .н поддерживаетс на выходе ЗС до
Обрабатыва этот сигнал прерьша- окончани действи сигнала на входе вани , микро-ЭВМ формирует положитель-5 BMj.
ный сигнал на выходе БМ. При наличии Таким образом предложенное устна входе сигнала низкого уровн , ройство по сравнению с устройствоминформаци , хран ща с в триггерах прототипом позвол ет реализовать nor 33-40, по вл етс на соответствуиицих раговое прерывание в микро-ЭВМ с фиквыходах Q|-Q| блока. Одновременно 10 сированной системой команд..
Таблица 1
X
X X
X
X X X
О 1 1 1 1 1 1
X X
%
о
о
1 1 1 1 1
о
О
1 1 1 1
1 1 1
о
О
о 1 о 1
X X X X X X X
о 1 1 о 1 1 1
О
О
О
о о о 1
1 .
1
1
о
1
Таблица 2
11
(
1S
(put
Claims (1)
- УСТРОЙСТВО ПРИОРИТЕТНОГО ПРЕРЫВАНИЯ ДЛЯ МИКРО-ЭВМ, содержащее блок приоритетного прерывания, многорежимный буферный регистр и элемент НЕ, причем входы синхронизации, строба прерывания и разрешения при- ема текущего приоритета блока приоритетного прерывания являются соответственно входами тактовых импульсов, разрешения прерывания и управления приемом текущего приоритета устройства, группа входов текущего приоритета блока приоритетного прерывания является группой входов текущего приоритета устройства, с первого по шестой входы запроса на прерывание блока приоритетного прерывания являются соответственно с первого по шестой входами текущего запроса на прерывание устройства, вход выборки группы уровней прерываний блока приоритетного прерывания является входом управления выборкой группы уровней прерываний устройства, выход прерывания блока приоритетного прерывания соединен через элемент НЕ с, входом строба многорежимного буферного регистра, группа информационных входов которого соединена с группой выходов кода запроса на прерывание блока приоритетного прерывания, группа информационных выходов многорёжимного буферного регистра является группой выходов кода запроса на прерывание устройства, выход запуска многорежимного буферного регистра является выходом запроса на прерыват ние устройства, вход синхронизации многорежимного буферного регистра является входом подтверждения Прерывания устройства, отличающееся .тем, что, с целью расширения области применения за счет реализации пошагового прерывания в микроЭВМ с фиксированной системой команд, оно дополнительно содержит элемент И, счетчик и дешифратор, выход которого соединен с седьмым входом запроса на прерывание блока приоритетного прерывания, группа входов дешифратора соединена с группой информационных выходов счетчика, входы сброса и счетный вход которого соединены соответственно с входом подтверждения прерывания устройства и с выходом элемента И, первый, второй и третий входы которого являются соответствен но входами разрешения прерывания, синхронизации и признака начала команд микро-ЭВМ устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823471476A SU1113803A1 (ru) | 1982-07-14 | 1982-07-14 | Устройство приоритетного прерывани дл микро-ЭВМ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823471476A SU1113803A1 (ru) | 1982-07-14 | 1982-07-14 | Устройство приоритетного прерывани дл микро-ЭВМ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1113803A1 true SU1113803A1 (ru) | 1984-09-15 |
Family
ID=21022738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823471476A SU1113803A1 (ru) | 1982-07-14 | 1982-07-14 | Устройство приоритетного прерывани дл микро-ЭВМ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1113803A1 (ru) |
-
1982
- 1982-07-14 SU SU823471476A patent/SU1113803A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Патент JP № 55-1624, кл. G 06 F 9/46, опублик. 1980. 2. Intel 8080 Microcomputer Systems Users Manual, Intel Corporation, 1975, p. 5-141 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1102004A (en) | Data processing interrupt apparatus | |
JPH0378859A (ja) | データ・インタフェース装置およびデータ処理方法 | |
SU1113803A1 (ru) | Устройство приоритетного прерывани дл микро-ЭВМ | |
US5578953A (en) | Self-resetting status register | |
JP2625249B2 (ja) | フレーム検出回路 | |
JPH0846603A (ja) | 信号断監視回路および信号周期検出回路 | |
SU781814A1 (ru) | Устройство управлени | |
SU1679625A1 (ru) | Счетное устройство | |
SU545983A1 (ru) | Устройство управлени каналами | |
SU1218385A1 (ru) | Устройство дл прерывани резервированной вычислительной системы | |
SU1104515A1 (ru) | Микропрограммное устройство управлени | |
SU446060A1 (ru) | Устройство управлени вычислительной машины | |
JPS5922145A (ja) | 割込制御方式 | |
SU1061144A1 (ru) | Устройство дл управлени прерыванием программ | |
SU1287157A1 (ru) | Устройство дл управлени запуском программ | |
SU1003064A1 (ru) | Устройство дл обмена информацией | |
SU968814A1 (ru) | Микропрограммное устройство управлени | |
SU1001103A1 (ru) | Устройство дл прерывани программ | |
SU1341636A1 (ru) | Устройство дл прерывани программ | |
SU1441399A1 (ru) | Устройство дл распределени заданий процессорам | |
RU1786483C (ru) | Устройство дл ввода информации | |
SU1571571A1 (ru) | Устройство дл ввода информации | |
SU660050A1 (ru) | Устройство дл управлени прерыванием программ | |
SU1179350A1 (ru) | Устройство дл контрол микропрограммного автомата | |
SU1043653A1 (ru) | Микропрограммное устройство управлени |