SU1200270A1

SU1200270A1 - Устройство управлени шаговым режимом микропроцессора

Info

Publication number: SU1200270A1
Application number: SU833632466A
Authority: SU
Inventors: Игорь Юрьевич Алексеев; Владимир Иванович Дроздов; Виктор Петрович Обликов
Original assignee: Предприятие П/Я Р-6117
Priority date: 1983-08-04
Filing date: 1983-08-04
Publication date: 1985-12-23

Abstract

УСТРОЙСТВО УПРАВЛЕНИЯ ШАГОВЬМ РЕЖИМОМ МИКРОПРОЦЕССОРА, содержащее два триггера и одновибратор , причем вход запуска устрой ства подключен к входу установки в первого триггера, выход которого ч рез одновибратор подключен к входу установки в 1 второго триггера, отличающеес тем, что, с целью повышени достоверности функционировани , в него введены элемент 2И-Ш1И, элемент И-НЕ, причем первый и второй входы и выход элемента И-НЕ подключены соответственно к входу запуска устройства, к входу тактовых импульсов устройства и к входу установки в О первого триггера, информационный вход, синхровход, вход установки в О и выход, второго триггера подключены соответственно к входу логического нул устройства, входу признака нат чала выполнени команды микропроцессора устройства, входу начальной установки устройства и к первому входу первой группы входов элемента 2И-ИЛИ, первый вход второй группы входов которого подключен к входу признака режима работы устройства , вторые входы первой и второй . группы входов элемента 2И-Ш1И подключены к входу признака разрешени пуска устройства, а выход элемента 2И-ИЛИ подключен к выходу пуска команд микропроцессора устройства .

Description

Изобретение относитс к вычислительной технике и предназначено дл управлени работой микропроцессора -К580 ИК80А в пошаговом режиме.

Цель изобретени - повьшение достоверности функционировани .

На чертеже изображена функциональна схема предлагаемого устройства . . Устройство содержит элемент 1, ю

первый триггер 2, одновибратор 3, второй триггер 4, элемент 2И-ИЛИ 5, входы 6 - t1 соответственно запуска ,тактовых импульсов, признака начала выполнени команды микропроессора , начальной установки, признака разрешени пуска команд, признака режима работы устройства, выод 12 пуска команды микропроцессоа .

Устройство работает следующим образом.

Сигналом начальной установки с входа 9 триггер 4 устанавливаетс в О. Сигнал с выхода 12 устройства подаетс на вкод готовности микропроцессора. Если на выходе 12 устройства присутствует логическа 1, то микропроцессор (МП) выполн ет очередную команду.

Признак: разрешени пуска команд, поступающий с входа 10 устройства, используетс дл блокировки работы МП. Если он равен нулю, то на выходе 12 устройства - логический о. МП находитс в состо нии ожидани прихода сигнала готовности. При нулевом значении режима, что , соответствует пошаговому режиму управлени МП, на выход 12 проходит сигнал с выхода триггера 4.

На вход 6 устройства подаетс

лении очередного тактового импульса (частота импульсов совпадает с частотой синхроимпульсов МП) триггер 2 переключаетс в состо ние логического о и единичный сигнал с инверсного выхода триггера 2 запускает одновибратор 3. Импульс с выхода одновибратора 3 устанавливает в 1 триггер 4. Сигнал с выхода триггера 4 проходит через элемент 2И-ШШ на выход 12 устройства и вызывает выполнение очередной команды МП, Перед началом выполнени следующей команды МП вьфабатывает импульс синхронизации, который поступает на вход 8 устройства и сбрасывает триггер 4. Сигнал равен логическому О, Очередна команда МП выполн етс при по влении очередного импульса на входе 6. При единичном значении на входе 11 на выходе 12 установлена логическа 1 и МП выполн ет команды в автоматическом режиме. импульс логической 1. При поступ

Claims

УСТРОЙСТВО УПРАВЛЕНИЯ ШАГОВЫМ РЕЖИМОМ МИКРОПРОЦЕССОРА, содержащее два триггера и одновибратор, причем вход запуска устрой* ства подключен к входу установки в”Т” первого триггера, выход которого через одновибратор подключен к входу установки в 1” второго триггера, отличающееся тем, что, с целью повышения достоверности функционирования, в него введены элемент 2И-ИЛИ, элемент И-НЕ, причем первый й второй входы и выход элемента И-НЕ подключены соответственно к входу запуска устройства, к входу тактовых импульсов устройства и к входу установки в О первого триггера, информационный вход, синхровход, вход установки в О'* и выход . второго триггера подключены соответственно к входу логического нуля устройства, входу признака на-? чала выполнения команды микропроцессора устройства, входу начальной установки устройства и к первому входу первой группы входов элемента 2И-ИЛИ, первый вход второй $8 группы входов которого подключен к L· входу признака режима работы устрой- (V ства, вторые входы первой и второй . группы входов элемента 2И-ИЛИ подключены к входу признака разрешения пуска устройства, а выход элемента 2И-ИЛИ подключен к выходу пуска команд микропроцессора устройства.

Lb».1200270