SU1430958A1 - Устройство дл контрол цифровых блоков - Google Patents

Abstract

Изобретение относитс  к устрой- ствйм автоматики и вычислительной техники и может быть использовано в качестве встроенной системы контрол  цифровых блоков в процессе эксплуатации . Целью изобретени   вл етс  повышение производительности контрол , а также расширение области применени  за.счет обеспечени  возможности контрол  цифровых блоков, работающих в реальном масштабе времени. Устройство содержит блок 1 управлени , генератор 2 тестов, коммутатор 9, шифратор ,- счетчик 3, дешифратор 7, узел 8 контрол . В случае освобождени  системы, в которую входит цифровой блок, устройство автоматически переходит в режим контрол  провер емого блока. Во врем  контрол  при необходимости включени  цифровой системы в работу в предлагаемом устройсчрве (обычно в случае возникновени  экстренной необходимости включени  системы в работу режим контрол  не может прерыватьс ) режим контрол  автоматически прекращаетс , и система может выполн ть свои рабочие функции. Устройство каждый свободный от работы системы промежуток времени использует дл  организации контрол . Контроль системы проводитс  чаще, что позвол ет своевременно обнаруживать и устран ть неисправности и повьш1ает надежность работы. Такой режим контрол  не мешает системе выполн ть свои рабочие функции, т.к. при необходимости контроль автоматически прекращаетс , 1 з.п. ф-лы, 4 ил. с: (С СП 4ib СС

Description

СП

00

&. f

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в качестве встроенной системы контрол  цифровых блоков в процессе эксплуатации.

Цель изобретени  - повьшение производительности контрол , а также расширение области применени  устройства путем обеспечени  возможности контрол  цифровьк блоков, работающих в реальном масштабе времени.

На фиг. 1 показана структурна  схема предлагаемого устройства; на фиг. 2 - блок управлени ; на фиг, 3 коммутатор; на фиг. 4 - узел контрол 

Устройство содержит блок.1 управлени , генератор 2 тестов, счетчик 3, шифратор, содержащий элемент ИЛИ 4 и блок 5 предварительной обработки, контролируемый блок 6, дешифратор 7 ошибки, узел 8 контрол , коммутатор 9 вход 10 признака начала подачи реального воздействи  устройства, вход 11 реального воздействи  устройства, выход 12 смены теста блока управлени , выход 13 режима контрол  блока управлени , выход 14 генератора тестов, . выходы 15 и 16 коммутатора, выход 17 дешифратора, выход 18 Неисправен и выход 19 Исправен,

Блок 1 управлени  содержит D-триг- гер 20, синхровход 21, элемент И 22, счетчик 23 времени срабатывани  контролируемого блока, элемент ИЛИ 24, элемент И 25, счетчик 26, элемент ЗИ-ИЛИ 27 и счетчик 28 времени цикла контрол , при этом в блоке управлени  элементы 22, 24, 25 и 27 образуют шифратор.

Коммутатор 9 аодержит элемент ., 2И-ИЛИ 29 и D-триггер 30.

Узел 8 контрол  содержит D-триггер 31 и элемент И 32.

Устройство работает следующим образом ,

Устройство может работать в режиме проверки цифровых блоков как в процессе их производства, так и в процессе эксплуатации по одному и тому же алгоритму .

При включении устройства все элементы устанавливаютс  в исходное состо ние (цепи установки в исходное состо ние не показаны). По окончании сигнала установки устройство находитс  в режиме контрол , при этом коммутатор 9 выдает сигнал 15, который  в

g

Q

5

5

л етс  разрешающим дл  работы узла 8 контрол . Блок 1 управлени  формирует потенциальный сигнал 12 ( вл ющийс  разрешающим дл  формировани  контрольной информации генератором 2 тестов) по которому генератор 2 тестов формирует контрольную информацию, поступающую через коммутатор 9 в блок 6. По окончании сигнала 12 блок 1 управлени  формирует потенциальный сигнал 13, в течение которого на выходе блока 6 формируетс  выходна  контрольна  информаци , Выходна  контрольна  информаци  через блок 5 предварительной обработки информации, привод щий информацию к виду, удобному дл  контрол , и элемент или 4 поступает на счетный вход счетчика 3, Дл  контролируемого блока 6 число импульсов , по вл ющихс  на выходе элемента ИЛИ 4 при правильной работе блока 6 в процессе контрол , заранее известно. Поэтому по истечении времени контрол  счетчик 3 устанавливаетс  в заранее определенное состо ние, которое дешифрируетс  дешифратором 7, Врем  контрол  заканчиваетс  по окончании сигнала 13, задним фронтом которого в узле 8 контрол  регистрируетс  состо ние дешифратора 7.

При неисправнсэм состо н си контролируемого блока 6 или сбое в его работе на выходе дешифратора 7 присутствует единичный сигнал, который региг стрируетс  узлом 8 контрол  как неисправность . При отсутствии импульса 10 устройство автоматически повтор ет цикл контрол , описанный Bbmie. Подтверждение узлом 8 контрол  сигнала ; неисправности свидетельствует о неисправном состо нии контролируемого блока 6, в противном случае был бы зафиксирован сбой устройства .

Устройство находитс  в режиме контрол  посто нно, т.е. повтор ютс  циклы контрол  до момента прихода импульса 10. По этому импульсу коммутатор 9 снимает сигнал 15 и пропускает рабочую информацию в контролируе- мьш блок 6. Блок 1 управлени  по импульсу IО прерьшает цикл контрол  и формирует сигналы I2 и 13 дл  рабочего цикла с начала и аналогично циклу контрол . В узле 8 контрол  fиз-за прерывани  цикла контрол ) импульс 10 запрещает возможную выдачу сигнала неисправности, т.е.  вл етс  установочным .

По окончании рабочего цикла, т.е. по окончании сигнала 13, коммутатор 9 формирует сигнал 15 и при отсутствии импульса 10 (отсутствие новой рабочей информации, необходимой дл  обработки контролируемым блоком 6) блок 1 управлени  автоматически начинает формировать циклы контрол . Контроль блока 6 продолжаетс  до следую- щего поступлени  рабочей информации и т.д.

Таким образом, устройство заполн ет промежутку времени между обработкой контролируемым блоком 6 рабочей информации циклами контрол .

Блок 1 управлени , коммутатор 9 и узел 8 контрол  работают следующим образом. При включении устройства все элементы устанавливаютс  в исходное состо ние (как указывалось выше ). Все триггеры устанавливаютс  по R-входу. Тактова  частота с синх- ровхода 21 блока 1 управлени  поступает через элементы И 22 к ИЛИ 24 на вход элемента ЗИ-ИЛИ 27, на другой вход которого поступает разрешение по начальной установке с выхода счетчика 26. Первый же импульс тактовой ,частоты задним фронтом по счетному входу переключает счетчик 26 и на его втором выходе формируетс  сигнал, который поступает на выход 12 и  вл етг с  разрешением по второму входу элемента ЗИ-ИЛИ 27. Кроме этого, со второго инверсного выхода счетчика 26 поступает сигнал разрешени  на установочный вход счетчика 23, который считает импульсы, поступающие с синх- ровхода 21. При достижении определен- него числа, через врем , необходимое дл  вьщачи теста генератором 2 тестов в контролируемый блок 6, сигнал с выхода счетчика 23 поступает на вход элемента ЗИ-ИЛИ 27 и переключает счетчик 26. На третьем выходе . счетчика 26 формируетс  сигнал Обработка , который поступает на выход 13 и вход элемента ЗИ-ИЛИ 27. Инверсный третий выход счетчика 26  вл етс  разрешающим по установочному входу счетчика 28, На счетный вход счетчика 28 поступают импульсы с синхровхо- да 21. При достижении определенного времени, необходимого дл  обработки теста контролируемым блоком 6, сигнал с выхода счетчика 28 поступает на вход элемента ЗИ-ИЛИ 27 и возвращает счетчик 26 в исходное состо ние

5

0

5

Q

0

5

5

0

5

Цикл контрол  автоматически повтор етс  при отсутствии сигнала Начало работы на входе 10.

D-триггер 30 при включении устройства устанавливаетс  в состо ние, при котором на его инверсном выходе формируетс  потенциальный сигнал,  вл ющийс  разрешающим дл  узла 8 контрол , который поступает на выход 15 и разрешает прохождение теста с выхода генератора 2 тестов на выход 16 и далее в контролируемый блок 6 через элемент 2И-ИЛИ 29.

По окончании обработки теста в контролируемом блоке 6 задним фронтом сигнала, поступающего на выход 13 по С-входу D-триггера, подтверждаетс  состо ние контрол  D-триггера 30.

В узле 8 контрол  сигнал с входа 17 (выходной сигнал дешифратора) поступает на D-вход D-триггера 31, При наличии разрешени  (.сигнал на входе 15) на входе элемента И 32 (по окончании сигнала 13) опрашиваетс  по С-входу D-триггер 31. При наличии едичного сигнала в этот момент на ,В-входе D-триггер 31 взводитс , что свидетельствует о неисправности или сбое в работе контролируемого блока 6.. Если это сбой, то по окончании прохождени  следующего контрольного теста D-триггер 31 устанавливаетс  в исходное состо ние,

По импульсу 10 (длительностью два или более периодов тактовой частоты на синхровходе 21), поступающему на . вход 10 блока 1 управлени , D-вход D-триггера 20, первый и второй входы элементов ИЛИ 24 и И 25 счетчик 26 устанавливаетс  сигналом с выхода элемента И 25 в исходное состо ние, Импульс 10 устанавливает по входу сброса D-триггер 30, в результате чего сигнал снимаетс  с выхода 15, С вь1хо да D- триггера 30 на вход элемента 2И-ИЛИ 29 поступает разрешение на прохождение рабочей-информации с входа 1 I по второму входу элемента 2И-ИЛИ 29 на вь1ход 16 и далее в контролируемый блок,

в узле 8 контрол  импульс с входа 10 запрещает по входу сброса D- триггеру 31 выдачу ложного сигнала неисправности. Ложный сигнал мог бы сформироватьс , когда импульс 10 поступает не в конце действи  сигнала 13 (сиг нал 13 по импульсу .10 сиимаетс ) и на входе 17 не сформирован сигнал с выхода дешифратора 7,

В блоке 1 управлени  сигнал установки с выхода элемента И 25 присутствует до первого заднего фронта тактового импульса, который по С-входу взводит D-триггер 20, Сигнал с инверсного выхода D-триггера ,20 по первому входу элементу И 25 снимает сигнал ю выход которого  вл етс  выходом уст

установки счетчика 26 и по второму входу элемента И 22 запрещает прохождение тактов.

Таким образом, блок 1 управлени  находитс  в исходном состо нии и готов к формированию рабочего цикла. Рабочий цикл формируетс  по заднему фронту импульса 10 аналогично циклу контрол . Кроме того, после окончани  импульса 10 D-трйггер 20 в блоке 1 управлени  устанавливаетс  в исходное состо ние и разрешает прохождение тактов через элемент И 22 дл  нового цикла контрол .

1о окончании рабочего цикла, т.е. по концу сигнала 13, D-триггер устанавливаетс  в исходное состо ние и с его инверсного выхода поступает сигнал 15. При отсутствии следующего импульса 10 блок 1 управлени  автома тически и непрерьшно начинает формировать циклы контрол .

Claims (2)

1. Устройство дл  контрол  цифровых блоков, содержащее блок управлени , генератор тестов, шифратор, счетчик, дешифратор ошибки, причем выход режима контрол  блока управлени  соединен с входом сброса счетчика , счетный вход которого соединен с выходом шифратора, входы которого  вл ютс  входами устройства дл  подключени  к выходам контролируемого цифрового блока, разр дные выходы счетчика соединены с информационными входами дешифратора, выход смены теста блока управлени  соединен с входом синхронизации генератора тестов, отличающеес  тем, что, с целью повышени  производительности контрол , а также расширени  области применени  путем обеспечени  возможности контрол  цифровых блоков, работающих в реальном масштабе времени, устройство содержит коммутатор и узе контрол , содержащий элемент И и D- триггер, причем выход режима контрол  блока управлени  соединен с первым входом элемента И и со стробируюп1им входом коммутатора, первый информационный вход которого  вл етс  входом дл  подключени  к реальному воздействию устройства, к шине логического нул  которого подключен второй информационный вход коммутатора, первый

5

0

ЗО

5

ройства дл  подключени  к входу контролируемого цифрового блока,второй выход коммутатора соединен с вторым входом элемента И, выход которого соединен с С-входом D-триггера, D-вход которого соединен с выходом дешифратора ошибки, вход сброса D-триггера соединен с входом признака начала подачи реального воздействи  устройства , с первым управл ющим входом коммутатора, с входом логического услови  блока управлени , пр мой и инверсный выходы D-триггера  вл ютс  выходами Ошибки и Исправность устройства, вход синхронизации которого соединен с входом синхронзации блока управлени , второй информационный вход коммутатора соединен с выходом генератора тестов. ,

2. Устройство по п. 1, отличающеес  тем, что, блок управлени  содержит D-триггер, шифратор , счетчик, счетчик времени цикла контрол , счетчик времени срабатыое вани  контролируемого блока, причем вход логического услови  блока соединен с D-входом D-триггера и с первым информационным входом шифратора, второй информационный вход которого сое40 динен с инверсным выходом D-триггера, С-вход которого соединен с синхро- входом блока, с третьим информационным входом шифратора, со счетными входами счетчика времени срабатьшани  контролируемого блока и счетчика времени цикла контрол , выходы заемов счетчиков времени срабатывани  контролируемого блока и времени цикла контрол  соединены с четвертым и п тым информационными входами шифратора соответственно, первый пр мой „разр д выхода счетчика соединен с шестым информационным входом шифратора, второй пр мой разр д выхода счетчика соединен с седьмым информационным входом шифратора и с выходом признака смены теста блока, инверсный второй разр дный выход счетг чика соединен с входом сброса счет50

55

чика времени цикла контрол , пр мой третий разр д вькода счетчика соединен с восьмым информационным входом пгафратора и с выходом признака режима контрол  блока, инверсный третий разр д выхода счетчика соединен с

Т Инфор оци 

uSpaOo/nifa

С

Hava/io paSomiti

С л

30

П Генера/пор /пес/под

входом сброса счетчика времени сраба- тьшани  контролируемого блока, первый и второй выходы шифратора соединены с входами счета и сброса счетчика соответственно.

(рие.2

29

Ннформацил Т6

на offpaffomf

/fOHfryjffJtu

ф1/г.З