SU1259275A1 - Устройство дл сопр жени - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной технике и может быть использовано дл  сопр жени  двух разноскоростных устройств обработки данных при одновременном поступлении синхросигналов записи и считывани . Целью изобретени   вл етс  повьппение надежности устройства Устройство содержит два счетчика синхроимпульсов, комму таторы ввода-вывода информации, буферную пам ть, группу элементов НЕ, комбинационный сумматор, элементы И, ИЛИ-НЕ, 1 ил. ю ел

Description

Изобретение относитс  к автомати- ке и вычислительной технике и может быть использовано дл  сопр жени  двух раэноскоростных устройств обработки данных,

Цель изобретени  - повьшение надежности рабочего устройства при вводе-выводе информации и одновременном поступлении синхросигналов записи и считывани 

На чертеже представлена конструкци  устройства.

Устройство содержит источник 1 информации, счетчик 2 записи, коммутатор 3 ввода информации, регистры 4 буферной пам ти 5, счетчик 6 считывани , коммутатор 7 выводы информации , приемник 8 информации, группу элементов ЦЕ 9, комбинационный сумматор 10, элемент ИЛИ-НЕ 11, вход 12 приемника 8, вход 13 источника 1 и элемент И 14,

Устройство работает следующим образом.

Перед процессом передачи после- довательности дискретных сигналов источник 1 посьтает сигнал Запрос на прием на вход 12 приемника 8, который на данный сигнал выдает на вход 13-источника 1 сигнал Готов к приему. После этого источник 1 генерирует последовательность ко- дод, которые поступают на вход коммутатора 3, Одновременно каждый сигнал последовательности сопровождает синхроимпульс записи, кото1.1й поступает на вход счетчика 2, выдающий адреса дл  подключени  входа коммутатора 3 к соответствующему регистру 4 буферной пам ти 5,, Адресные коды с выхода счетчика 2 через группу элементов НЕ 9 поступают также на вход первого слагаемого комбинационного сумматора 10. Таким образом, с записью первого сигнала последовательности , т.е. с,по влением первого синхроимпульса записи на вьпсоде элемента И 14 формируетс  сигнал Готовность считывани  информации, который разрешает считывание информации приемнику 8.

С по влением на тактовом входе счетчика 6 импульсов считывани  он выдает адрес на коммутатор 7, кото- .рый подключает выход соответствующего регистра 4 буферной пам ти 5 на вход приемника 8 синхронно с импульсами считывани . Счетчик 6 совместно с коммутатором 7 работает таким образом, что считывание сигналов происходит аналогично их пор дку записи. Адресные коды с выхода скет

чика 6 поступают также на вход вто--. рого слагаемого комбинационного сумматора 10. Таким образом, в процессе записи и считывани  на выходе комбинационного сумматора получаетс  инверси  кода, равного количеству регистров 4 пам ти 5, в которых хранитс  еще.несчитыванна  информаци . Так как запись и считьшание происход т с различной скоростью, то в

буферной пам ти 5 может не оставатьс  свободного регистра дл  записи последующего кода. Этот момент определ етс  элементом ИЛИ-НЕ 11 при наличии на выходе сумматора 10 нулевого кода. С выхода элемента ИЛИ- НЕ 11 вьщаетс  сигнал блокировки записи , который поступает на соответ- ствун ций вход источника 1 и запрещает вьщачу кодов на вход коммутатора 3 и соответствующих синхроимпульсов . После считывани  информации хот  бы из одно1 о регистр 4, измен етс  код на выходе сумматора 10 и снимаетс  сигнал блокировки

записи с выхода элемента РШИ-НЕ 11. Запись будет продолжена в свободные регистры, т.е. в регистры, информаци  в которых была считана,

Если считывание происходит быстрее записи, то при наличии на вьтходе сумматора 10 единичного кода, что означает отсутствие несчитанной информации в регистрах 4, элемент И 14 выдает в приемник 8 сигнал блокировки чтени . Сигнал будет сохран тьс  до тех пор, пока информаци  не будет записана хот  бы в один регистр.

Claims (1)

1. Формула изобретени 

   УсЧ-ройство дл  сопр жени , содеращее буферную пам ть, счетчики записи и считывани , коммутаторы ввода и вывода информации, причем информационный вход коммутатора ввода информации соединен с информационным входом устройства, адресные входы коммутатора ввода информации соединены с выходами счетчика записи,

   тактовой вход которого соединен с первым синхронизирующим входом устройства , второй синхронизирующий вход которого соединен с тактовым

   входом счетчика считывани , выходы которого соединены с адресными входами коммутатора вывода информации, информационные входы которого соеди нены с выходами буферной пам ти, а выход коммутатора вывода информации соединен с информационным выходом устройства, выход коммутатора ввода информации соединен с входом буферной пам ти, о т личаю щ е е с   тем, что, с целью повьшени  надежности , в него введены группа элемен тов НЕ по числу разр дов адресного кода, комбинационный сумматов, эле

   2592754

   мент ИЛИ-НЕ и элемент И, гфичем входы первого слагаемого комбинагцгон- ного сумматора через соответствующие элементы НЕ группы соединены с вы- 5 ходами счетчика записи, входы второго слагаемого комбинационного сумматора соединены с соответствующими выходами счетчика считывани , а выходы комбинационного сумматора под- 10 ключены к соответствук дим входам элементов И и ИЛИ-НЕ, выходы которых соединены соответственно с выходами готовности считывани  и записи устройства.

   Составитель Г, Стернин Редактор Но Яцола Техред И.Попович Корректор Л. Пилипенко

   Заказ 5123/47 Тираж 671Подписное

   ВНИШШ Государственного Комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д, 4/5

   .Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4