SU1734109A1

SU1734109A1 - Устройство дл счета импульсов

Info

Publication number: SU1734109A1
Application number: SU904802121A
Authority: SU
Inventors: Константин Львович Ерошенко; Лев Александрович Журавлев
Priority date: 1990-03-14
Filing date: 1990-03-14
Publication date: 1992-05-15

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл счета импульсов, поступающих по нескольким не зависимым друг от друга каналам Цель изобретени - упрощение устройства и повышение достоверности счета Устройство содержит генератор 1 им- пульсов.О-триггеры 2 и 3, счетчик 4, элемент ИЛИ-НЕ 5, элемент И 6, счетчик 7, мультиплексор 8, блок 9 пам ти, датчики 10 (сигналов в каналах счета) и ограничительный резистор 11. Мультиплексор 8 последовательно опрашивает датчики 10 каналов счета . Состо ние каждого датчика при его опросе фиксируетс триггером 2 и сопоставл етс в элементе И с обратным значением считываемого из блока 9 пам ти состо ни того же датчика в предыдущем цикле опроса . Если в предыдущем цикле сигнал датчика отсутствовал, а в текущем цикле он имеетс , то элемент И направл ет в счетчик 4 счетный импульс. В остальных случа х на выходе элемента И 6 сохран етс нулевой уровень. В конце опроса каждого очередного датчика его текущее состо ние записываетс в блок 9 пам ти. 2 ил. е

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано , например, в системах оперативного контрол за ходом производства дл счета импульсов, поступающих по нескольким , независимым друг от друга каналам .

Цель изобретени - упрощение устройства и повышение достоверности счета.

На фиг. 1 показана функциональна схема устройства; на фиг 2 - циклограмма его работы.

Устройство содержит генератор 1 импульсов , D-триггеры 2, 3, счетчик 4, элемент ИЛИ-НЕ 5, элемент И 6, счетчик 7, мультиплексор 8, блок 9 пам ти, датчики 10, ограничительный резистор 11.

Устройство работает следующим образом .

Генератор импульсов вырабатывает непрерывную равномерную последовательность импульсов, поступающую на тактовый вход счетчика 7. На выходах разр дов Qo - On счетчика образуетс параллельный код двоичного числа, которое растет до заполнени счетчика, затем сбрасываетс в ноль, снова растет до заполнени и т.д. Каждое значение старших разр дов Оз - On этого числа образует адрес, который поступает на адресные входы мультиплексора 8 и производит коммутацию его входов Хо - Хр с выVJ со

о о

ходом Q. При каждом адресе на информационный вход триггера 2 поступает сигнал от соответствующего датчика 10. Этот сигнал фиксируетс в триггере 2 передним фронтом сигнала с выхода элемента ИЛИ-НЕ 5 в начале времени существовани данного адреса в момент, когда сигнал с выхода триггера 3 переходит в ноль при нулевом значении сигнала с выхода Q счетчика 7 (см, циклограмму на фиг. 2)/Одновременно по тому же адресу начинаетс считывание сигнала с выхода блока 9 пам ти, который нулевым сигналом на его входе записи-считывани переводитс в режим считывани , а нулевым сигналом на входе выборки выводитс из режима хранени . Считываемый из блока 9 пам ти сигнал поступает на второй вход элемента И 6, на первом входе которого присутствует сигнал с выхода триггера 2. При единичных сигналах на обоих входах элемента И 6 сигнал с его выхода поступает в качестве счетного импульса в счетчик 4.

На циклограмме показана работа одного из каналов устройства в разных случа х выдачи сигналов датчиком 10. Будем считать единичный сигнал датчика 10 наличием сигнала, а нулевой - отсутствием. При достаточно длительном отсутствии сигнала датчика 10 в блоке пам ти по адресу, соответствующему данному датчику, будет записан ноль, при считывании которого с инверного выхода блока 9 пам ти на второй вход элемента И 6 будет выдаватьс единица . Ноль, поступающий на первый вход этого элемента с выхода триггера 2, обеспечивает ноль на тактовом входе счетчика 4. Когда при очередном цикле опроса датчиков 10 будет зафиксирован в триггере 2 сигнал от рассматриваемого датчика 10 при условии, что в предыдущем цикле этого сигнала еще не было, единичные сигналы возникнут на обоих входах элемента И 6 и счетчик 4 получит счетный импульс. Затем, когда во второй половине времени существовани адреса блок 9 пам ти перейдет в режим записи, в него по данному адресу будет записана единица. В следующем цикле по этому адресу блок 9 пам ти будет выдавать с инверсного выхода ноль. Таким образом, при по влении каждого нового сигнала датчика 10 счетный импульс будет проходить только в первом цикле опроса данного датчика 10, не повтор сь в других циклах независимо от длительности существовани сигнала датчика 10.

Так как датчики 10 каналов опрашиваютс последовательно по адресам каналов, а во врем существовани каждого адреса счетный импульс по длительности занимает

только часть, то счетные импульсы каналов, не перекрыва друг друга, суммируютс в счетчике 4.

Устройство исключает ошибки счета при условии, что в каждом канале длительность как самих сигналов датчика, так и пауз между ними не меньше времени цикла опроса всех датчиков. Практически это врем может быть достаточно малым. Например, при опросе 256-ти датчиков устройством с

использованием микросхем серии К561 врем опроса каждого датчика может быть равно 20 мкс, а полный цикл опроса всех датчиков -5,12 мс. Этим значени м соответствует максимальна обрабатываема частота в каждом канале до 90 Гц, чего вполне достаточно дл использовани в системах оперативного контрол хода производства.

25

Claims

Формула изобретени

Устройство дл счета импульсов, содержащее генератор импульсов, первый и второй D-триггеры, первый счетчик, элемент И, датчики, отличающеес тем, что, с

целью упрощени устройства и повышени достоверности счета, в него введены второй счетчик, мультиплексор, блок пам ти, ограничительный резистор и элемент ИЛИ-НЕ, выход генератора импульсов соединен с

входом первого счетчика, первый и второй выходы которого подключены соответственно к тактовому входу и D-входу второго D- триггера, выход которого соединен с входом выборки блока пам ти и первым входом элемента ИЛИ-НЕ, выход которого подключен к тактовому входу первого D-триггера, выход которого соединен с информационным входом блока пам ти и первым входом элемента И, выход которого подключен к входу

второго счетчика, третий выход первого счетчика соединен с вторым входом элемента ИЛИ-НЕ и с входом записи-считывани блока пам ти, выход которого подключен к второму входу элемента И и через ограничительный резистор - к шине нулевого потенциала , четвертые выходы первого счетчика соединены с адресными входами блока пам ти и мультиплексора, к информационным входам которого подключены выходы датчиков , выход мультиплексора соединен- с D- входом первого D-триггера.

juin irmnriruir 9i

cs

|j r-jjnj-ijTJ-|j-iJWfi (fc ) I - 1