SU1357963A1 - Устройство дл определени частот обращени к программам - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  получени  характеристик программ. Устройство содержит регистр 1 кода операции (модул ), на который принимаетс -код модул  ОС, вызванного выполн емой программой, блок 10 буферной пам ти, который предназначен дл  хранени  кодов модулей ОС и частот обращений к ним, счетчик 8 адреса, который обеспечивает адресацию в блоке буферной пам ти , блок элементов И 2, элементы 3, 4 задержки, злементы ИЛИ 5, 6, 7, дешифратор 11, элемент И 12, блок 13 элементов ИЛИ. Устройство позвол ет определ ть частоты использовани  модулей операционной системы во врем  выполнени  исследуемой программы. 1 3.п. ф-лы, 1 ил. i (Л гг ZS

Description

1357963

во ци вх со ра в бо

Изобретение относитс  к вычисли- тельной технике и может быть использовано при отладке программ, а также дл  определени  частоты использовани  модулей операищонной системы (ОС) при jfeineHHH задач оптимизахщи структуры ОС.

Цель изобретени  - расширение клас са решаемых задач .за счет запоминани  частот обращени  к модул м ОС во врем  -выполнени  исследуемой программы .

Структурна  схема устройства дл  ; отладки программ приведена на чертеже .

Устройство дл  определени  частот обращени  к программам содержит ре- .гистр 1 кода операции, блок 2 элемен10

вом) устанавливаетс  высокий потенциал , который поступает на первый вход первого блока 15 элементов И соответствующей  чейки (первой) НП, разреша  тем самым запись информаци в данную  чейку БП/ Устройство к ра боте готово.

При обращении ис 1ледуемой програ мы к ОС ЭВМ вырабатывает сигнал,который поступает на вход 22 устройст Одновременно по группе информационных входов 21 устройства поступает соответствующий код модул  (уникаль ное им ), который через блок 2 элем тов И принимаетс  в регистр 1 кода операции. Этот код с группы информа ционных выходов регистра 1 кода опе рации поступает на второй вход первого блока 15 элементов И каждой  ч

15

тов и, первый 3 и второй 4 элементы уп

задержки, первый 5, второй 6 и третий ки БП. Сигнал, поступающий на вход 7 элементы ИЛИ, счетчик 8 адреса, триггер 9, блок 10 буферной пам ти, содержащий дешифратор 11, элемент И 12, блок 13 элементов ИЛИ и N запоми- 25 нающих  чеек (где N - количество модулей ОС, имеющих уникальные имена), кажда  из которых имеет регистр 14, первый 15 и второй 16 блоки элементов И, элемент И 17, элемент ИЛИ 18, счетчик 19 импульсов и схему 20 срав- нени , информационный вход 21, тактовый вход 22, вход 23 чтени , вход 24 начальной установки, вход 25 при30

22 устройства, проходит через второ элемент 4 задержки и поступает на тактовые входы схем 20 сравнени  в  чеек БП (на обоих выходах схем 20 сравнени  при отсутствии управл ющ го .сигнала присутствуют низкие пот циалы) . На первую группу информаци онных входов схемы 20 сравнени  каж дой  чейки БП поступает код, хран щийс  в данный момент времени на р гистре 1 кода операции. На вторую группу информационных входов схемы 20 сравнени  каждой  чейки БП пост пает код, хран щийс  в данный моме времени на регистре 14 соответству ющей  чейки БП. Возможны два случа В случае,, если ни в одном регис

знака окончани  считьшани , ввкод 26 готовности, выход 27 результата.

Устройство работает следующим образом .

Первоначально на вход 24 устройству поступает сигнал сброса, который устанавливает в нулевое состо ние все регистры 14 и счетчики 19 блока 10 буферной пам ти (БП), через третий элемент ИЛИ 7 сбрасывает счетчик В адреса, а через первый элемент ИЛИ 5 - триггер 9. На единичном выходе триггера 9 устанавливаетс  низкий потенциал, который через выход 26 устройства вьщаетс  в ЭВМ, сигнализиру  о готовности устройства в режиме записи информации в буферную пам ть. Высокий потенциал с инверсного выхода триггера 9 поступает на-, четвертый вход первого блока 15 элементов И всех  чеек БП, разреша  тем самым запись информации в ВП. Код, установленный на группе выходов счетчика 8 адреса (нулевой код), поступает на дешифратор 11 БП. На соответствующем выходе дешифратора 11 (пер

вом) устанавливаетс  высокий потенциал , который поступает на первый вход первого блока 15 элементов И соответствующей  чейки (первой) НП, разреша  тем самым запись информации в данную  чейку БП/ Устройство к работе готово.

При обращении ис 1ледуемой программы к ОС ЭВМ вырабатывает сигнал,который поступает на вход 22 устройства. Одновременно по группе информационных входов 21 устройства поступает соответствующий код модул  (уникальное им ), который через блок 2 элементов И принимаетс  в регистр 1 кода операции. Этот код с группы информационных выходов регистра 1 кода операции поступает на второй вход первого блока 15 элементов И каждой  чёй

ки БП. Сигнал, поступающий на вход

22 устройства, проходит через второй элемент 4 задержки и поступает на тактовые входы схем 20 сравнени  всех  чеек БП (на обоих выходах схем 20 сравнени  при отсутствии управл ющего .сигнала присутствуют низкие потенциалы ) . На первую группу информационных входов схемы 20 сравнени  каждой  чейки БП поступает код, хран щийс  в данный момент времени на регистре 1 кода операции. На вторую группу информационных входов схемы 20 сравнени  каждой  чейки БП поступает код, хран щийс  в данный момент времени на регистре 14 соответствующей  чейки БП. Возможны два случа . В случае,, если ни в одном регистре

14 чеек НИ не содержитс  код, соответствующий коду имени вызываемого модул  ОС (а при первом обращении так и будет), все схемы 20 сравнени  при поступлении управл ющего сигнала вырабатывают на втором выходе сигнал,

несравнени . Тогда на выходе элемен- та И 12 БП формируетс  сигнал, который поступает на второй вход элемента И 17 и третий вход первого блока

15элементов И всех  чеек БП. По этому сигналу содержимое регистра 1 кода операции через соответствующий первый блок 15 элементов И  чейки переписываетс  в регистр 14  чейки БП, в которую дешифратором 11 БП разрешена запись (в начале работы в пер-

вую  чейку). Этот же сигнал, пройд  через соответствующие элемент И 17 и элемент ИЛИ 18, заносит в счетчик 19 данной  чейки (первой) БП единицу . Сигнал с выхода элемента И 12

БП поступает также на вход первого элемента 3 .задержки. Сигнал, формиру емьй на выходе первого элемента 3 задержки, пройд  через второй элемент ИЛИ 6, увеличивает содержимое счетчика 8 адреса на единицу. Тем самым определ етс  смежна   чейка блока 10 БП дл  записи информации при возникновении ситуации аналогичной вы- ше описанной,

В случае, если в регистре 14 одной из  чеек блока 10 БП к моменту прихода сигнала на первый управл ющий вход 22 устройства хранитс  код модул  ОМ, к которому обращаетс  программа, то с приходом сигнала на тактовьй вход схем 20 сравнени  толь- .ко соответствующа  схема 20 сравнени  выработает на первом выходе сигнал сравнени , который, через соответствующий элемент ИЛИ 18 увеличивает содержимое соответствующего счетчика 19 на единицу.

В момент окончани  работы исследу- 25 пает через выход 26 устройства в ЭВМ,

30

40

емой программы (пакета программ) в блоке 10 БП хранитс  информаци , содержаща  коды уникальных имен модулей ОС и частоты обращений к ним.

Считывание содержимого блока 10 БП осуществл етс  следующим образом. ЭВМ вырабатывает сигнал, который поступает на второй управл ющий вход 23 устройства. Этот сигнал устанавливает в единичное состо ние триггер 9. На единичном выходе данного последнего устанавливаетс  высокий потенциал , который через выход 26 устройства выдаетс  в ЭВМ, сигнализиру  о готовности устройства к работе в режиме чтени . Высокий потенциал с единичного выхода триггера 9 поступает . на второй вход второго блока 16 элементов И всех  чеек БП, разреша  тем самым считывание информации из блока 10 БП. Одновременно управл ющий сигнал , поступающий на второй управл ющий вход 23 устройства, через третий элемент ИЛИ 7 устанавливает в нулевое состо ние счетчик 8 адреса. По вл ющийс  высокий.потенциал на соответствующем выходе дешифратора 11 БП (первом), поступа  на первый вход второго блока 16 элементов И соответствующей  чейки БП (первой), разрешает считывание информации, хран щейс  в данной  чейке БП (содержимого регистра 14 и счетчика 19). Эта информаци  через блок 13 элементов

сигнализиру  ни . :

об окончании режима чте-

45

50

55

Claims (1)

1. Формула изобретени 

   Устройство дл  определени  частот обращени  к программам, содержащее регистр кода операции, блок элементов И, первьй элемент задержки, первый и второй элементы ИЛИ, счетчик адреса, триггер и блок буферной пам ти , причем вход начальной установки устройства соединен с первым входом первого элемента ИЛИ, выход: первого элемента задержки соединен с первым входом второго элемента ИЛИ, выход которого соединен со счетным входом счетчика адреса, информационный выход счетчика адреса соединен с адресным входом блока буферной пам ти , информационный выход которого  вл етс  выходом результата устройства , единичный выход триггера соединен с входом чтени .блока буферной пам ти , отличающеес  тем, что, с целью расширени  класса решаемых задач за счет возможности определени  частоты обращени  к модул м операционной системы во врем  йыпол- нени  исследуемой программы, в него введены второй элемент задержки и тре тий элемент ИЛИ, причем вход начальной установки устройства соединен с входом сброса блока буферной пам ти.

   ИЛИ БП поступает на группу информа- ,ционных выходов 27 устройства. На четвертый управл ющий вход 25 устрой- ства из ЭВМ начинают поступать сиг- налы с частотой, обеспечивающей считывание информации из одной  чейки БП. Каждый такой сигнал через второй элемент ИЛИ 6 увеличивает содержимое счетчика 8.адреса, тем самым разреша  считывание информации из смежной  чейки блока 10 БП. После считывани  информации из последней  чейки БП очередной сигнал, поступающий на четвертый управл ющий вход 25 устройства , обнул ет счетчик 8 адреса и импульс сквозного переноса поступает с выхода переполнени  счетчика 8 адреса через первьш элемент ИЛИ 5 на вход установки в нулевое состо ние триггера 9. На единичном выходе последнего по вл етс  нулевой потенциал , который запрещает считывание информации. Одновременно он посту

   сигнализиру  ни . :

   об окончании режима чте-

   0

   0

   5

   0

   5

   Формула изобретени 

   Устройство дл  определени  частот обращени  к программам, содержащее регистр кода операции, блок элементов И, первьй элемент задержки, первый и второй элементы ИЛИ, счетчик адреса, триггер и блок буферной пам ти , причем вход начальной установки устройства соединен с первым входом первого элемента ИЛИ, выход: первого элемента задержки соединен с первым входом второго элемента ИЛИ, выход которого соединен со счетным входом счетчика адреса, информационный выход счетчика адреса соединен с адресным входом блока буферной пам ти , информационный выход которого  вл етс  выходом результата устройства , единичный выход триггера соединен с входом чтени .блока буферной пам ти , отличающеес  тем, что, с целью расширени  класса решаемых задач за счет возможности определени  частоты обращени  к модул м операционной системы во врем  йыпол- нени  исследуемой программы, в него введены второй элемент задержки и третий элемент ИЛИ, причем вход начальной установки устройства соединен с входом сброса блока буферной пам ти.

   и с первым входом третьего элемента ИЛИ, выход которого соединен с входо начальной установки счетчика адреса, вход чтени  устройства соединен с единичным входом триггера и вторым входом третьего элемента ИЛИ, выход переполнени  счетчика адреса соединен с вторым входом первого элемента ИЛИ, выход которого соединен с нулевым входом триггера, инверсный выход которого соединен с входом записи блока буферной пам ти, единичный выход триггера  вл етс  выходом готовности устройства, вход признака окончани  считывани  устройства соединен с вторым входом второго элемента ИЛИ, информационный вход и тактовый вход устройства соединены соответственно с первым и вторым входами блока элементов И, выход которого соединен с информационным входом регистра кода операции, тактовый вхо устройства через второй элемент задержки соединен с тактовым входом блока буферной пам ти, выход регистра кода операции соединен с информационным входом блока буферной пам ти выход признака наличи  информации блка буферной пам ти соединен с входом первого элемента задержки,

   2, Устройство по п. 1, о т л. и - чающеес  тем, что блок буферной пам ти содержит дешифратор, блок элементов ИЛИ, элемент И и Н запоминающих  чеек (где N - количество слов буферной пам ти)«блока буферной пам ти, кажда  из которых содержит регистр, первый и второй блоки элементов И, элемент И, элемент ИЛИ, счетчик и схему сравнени , причем адресный вход блока соединен с входо

   Редактор Л.Лангазо Заказ 6000/50

   Составитель И.Сиг лон Техред Л.Сердюкова

   Корректор Л

   Тираж 671Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий П3035, Москва,Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   о

   О

   дешифратора, i-й выход дешифратора () соединен с первыми входами первого и второго блоков элементов И и первым входом элемента И соответствующей i-й  чейки, выход несравнени  схемы сравнени  1-й  чейки (,N) соединен с соответствующим -м входом элемента И, выход которого  вл етс  рыходом признака наличи  информации Йлока, выход второго блока элементов И i-и  чейку (,N) соединен с соответствующим 1-м входом блока элемен- тов ИЛИ, выход которого  вл етс  ин-

   g формационным выходом блока, в каждой  чейке блока перва  группа информаци- .онных входов и тактовьш вход схемы сравнени  подключены соответственно к информационному и тактовому входам блока, второй, третий и четвертый входы первого.блока элементов И подключены соответственно к информационному входу, выходу признака наличи  информации и входу записи блока, второй вход элемента И подключен к выходу признака наличи  информации блока ,, второй нход второго блока элементов И подключен к входу чтени  блока, входы начальной установки регистра и счетчика подключены к входу сброса блока, выход первого блока Элементов И соединен с входом регистра, группа разр дных выходов которого соединена с второй группой информационных входов схемы сравнени , выход срав-

   5 нени  которой соединен с первым входом элемента ИЛИ, выход элемента И соединен с вторым вход(Л элемента ИЛИ, выход которого соединен со счет- нЫм входом счетчика, выходы разр дов регистра и счетчика соединены с тьими входами соответствующих элементов И второго блока.

   5

   Корректор Л.Пилипенко