JPH08235074A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH08235074A JPH08235074A JP7039966A JP3996695A JPH08235074A JP H08235074 A JPH08235074 A JP H08235074A JP 7039966 A JP7039966 A JP 7039966A JP 3996695 A JP3996695 A JP 3996695A JP H08235074 A JPH08235074 A JP H08235074A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- control
- processing device
- signal
- file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Computer And Data Communications (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で、一定の時間だけＣＰＵのリセ
ットを禁止することのできる信号処理装置を提供する。 【構成】 ＣＰＵ１２１は、ファイル記録回路１２３の
ファイル書き換えを行う直前に、リセット保護回路１２
７のモノマルチバイブレータ１２７１に制御パルスを送
り、その検出タイミングから予め設定された時定数の
間、Ｈレベル信号を出力してリセット禁止区間とする。
この区間では、ＯＲゲート１２７２の出力がリセットボ
タン１２６からのいかなる入力に対してもＨレベルとな
り、ＣＰＵ１２１のリセットは起こらない。よって、フ
ァイル書き換えを無事に行うことができる。
ットを禁止することのできる信号処理装置を提供する。 【構成】 ＣＰＵ１２１は、ファイル記録回路１２３の
ファイル書き換えを行う直前に、リセット保護回路１２
７のモノマルチバイブレータ１２７１に制御パルスを送
り、その検出タイミングから予め設定された時定数の
間、Ｈレベル信号を出力してリセット禁止区間とする。
この区間では、ＯＲゲート１２７２の出力がリセットボ
タン１２６からのいかなる入力に対してもＨレベルとな
り、ＣＰＵ１２１のリセットは起こらない。よって、フ
ァイル書き換えを無事に行うことができる。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば通信装置の監視
制御部のように、制御処理装置（以下、ＣＰＵと称す
る）によりファイル書き換え処理を行う信号処理装置に
係り、特にファイル書き換え中のＣＰＵをリセットから
保護する技術に関する。
制御部のように、制御処理装置（以下、ＣＰＵと称す
る）によりファイル書き換え処理を行う信号処理装置に
係り、特にファイル書き換え中のＣＰＵをリセットから
保護する技術に関する。
【０００２】
【従来の技術】一般に通信装置にあっては、図４に示す
ような構成がとられている。図４において、通信装置１
００は、通信信号（主信号）の処理を行う主信号処理部
１１０と、この主信号処理部１１０の動作の制御監視を
行う監視制御部１２０より構成されている。
ような構成がとられている。図４において、通信装置１
００は、通信信号（主信号）の処理を行う主信号処理部
１１０と、この主信号処理部１１０の動作の制御監視を
行う監視制御部１２０より構成されている。
【０００３】上記監視制御部１２０は、ＣＰＵ１２１を
搭載し、主信号処理部１１０の動作をモニタするモニタ
回路１２２、主信号処理部１１０の動作履歴を記録する
ファイル記録回路１２３、障害を検出して警報を発出す
る回路１２４、主信号処理部１１０の動作を制御する制
御回路１２５から構成され、これらの回路１２２〜１２
５をＣＰＵ１２１によって総括的にコントロールするよ
うになっている。また、ＣＰＵ１２１の立ち上げのため
のリセットボタン１２６が設けられている。
搭載し、主信号処理部１１０の動作をモニタするモニタ
回路１２２、主信号処理部１１０の動作履歴を記録する
ファイル記録回路１２３、障害を検出して警報を発出す
る回路１２４、主信号処理部１１０の動作を制御する制
御回路１２５から構成され、これらの回路１２２〜１２
５をＣＰＵ１２１によって総括的にコントロールするよ
うになっている。また、ＣＰＵ１２１の立ち上げのため
のリセットボタン１２６が設けられている。
【０００４】そのうち、ファイル記録回路１２３は、電
源を切った場合でも記録が消えないように、小規模な装
置ではＥＥＰＲＯＭ、大規模な装置では磁気ディスクな
どが用いられている。
源を切った場合でも記録が消えないように、小規模な装
置ではＥＥＰＲＯＭ、大規模な装置では磁気ディスクな
どが用いられている。
【０００５】しかしながら、上記構成による通信装置の
監視制御部では、ＣＰＵ１２１がファイルを更新してい
る最中にＣＰＵ１２１がリセットされると、ファイルの
内容が一部だけしか更新されず、動作履歴等の保守を行
う場合につじつまが合わなくなるといった問題が発生す
るおそれがある。
監視制御部では、ＣＰＵ１２１がファイルを更新してい
る最中にＣＰＵ１２１がリセットされると、ファイルの
内容が一部だけしか更新されず、動作履歴等の保守を行
う場合につじつまが合わなくなるといった問題が発生す
るおそれがある。
【０００６】このような問題は、上記通信装置に限ら
ず、ＣＰＵを用いた信号処理装置全般に同じことがいえ
る。
ず、ＣＰＵを用いた信号処理装置全般に同じことがいえ
る。
【０００７】
【発明が解決しようとする課題】以上述べたように、従
来のＣＰＵを用いた信号処理装置では、ＣＰＵのファイ
ル更新処理完了前にＣＰＵにリセットがかかると、処理
中断によりファイルの内容が一部だけしか更新されず、
動作履歴などの保守を行う場合につじつまが合わなくな
るなどの問題が発生するおそれがある。
来のＣＰＵを用いた信号処理装置では、ＣＰＵのファイ
ル更新処理完了前にＣＰＵにリセットがかかると、処理
中断によりファイルの内容が一部だけしか更新されず、
動作履歴などの保守を行う場合につじつまが合わなくな
るなどの問題が発生するおそれがある。
【０００８】本発明は上記の課題を解決するためになさ
れたもので、簡単な構成で、一定の時間だけＣＰＵのリ
セットを禁止することができ、これによって安全にファ
イルの書き換えを行うことのできる信号処理装置を提供
することを目的とする。
れたもので、簡単な構成で、一定の時間だけＣＰＵのリ
セットを禁止することができ、これによって安全にファ
イルの書き換えを行うことのできる信号処理装置を提供
することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に本発明は、制御処理装置によりファイルの書き換えを
行う機能を有し、リセットボタンの押下操作により前記
制御処理装置にリセットをかける信号処理装置におい
て、前記制御処理装置に設けられ、前記ファイルの書き
換え直前に制御パルスを送出する制御パルス送出手段
と、この手段により送出される制御パルスを受けてその
検出タイミングから一定期間前記制御処理装置に前記リ
セットボタンからのリセット信号を受け付けないように
するリセット保護手段とを具備することを特徴とする。
に本発明は、制御処理装置によりファイルの書き換えを
行う機能を有し、リセットボタンの押下操作により前記
制御処理装置にリセットをかける信号処理装置におい
て、前記制御処理装置に設けられ、前記ファイルの書き
換え直前に制御パルスを送出する制御パルス送出手段
と、この手段により送出される制御パルスを受けてその
検出タイミングから一定期間前記制御処理装置に前記リ
セットボタンからのリセット信号を受け付けないように
するリセット保護手段とを具備することを特徴とする。
【００１０】
【作用】上記構成による信号処理装置では、制御処理装
置によってファイル書き換えを行う直前にリセット保護
手段に制御パルスを送り、その検出タイミングから予め
設定された時定数の間はリセット禁止区間とし、この区
間ではリセットボタンを押下しても制御処理装置に供給
されないようにしている。
置によってファイル書き換えを行う直前にリセット保護
手段に制御パルスを送り、その検出タイミングから予め
設定された時定数の間はリセット禁止区間とし、この区
間ではリセットボタンを押下しても制御処理装置に供給
されないようにしている。
【００１１】
【実施例】以下、図１乃至図３を参照して本発明の一実
施例について詳細に説明する。尚、図２において、図４
と同一部分には同一符号を付して示し、ここでは異なる
部分を中心に説明する。
施例について詳細に説明する。尚、図２において、図４
と同一部分には同一符号を付して示し、ここでは異なる
部分を中心に説明する。
【００１２】図２は前述した通信装置１００の監視制御
部１２０に本発明を適用した場合の構成を示すもので、
前記ＣＰＵ１２１とリセットボタン１２６との間にリセ
ット保護回路１２７を介在させるようにしたことを特徴
とする。
部１２０に本発明を適用した場合の構成を示すもので、
前記ＣＰＵ１２１とリセットボタン１２６との間にリセ
ット保護回路１２７を介在させるようにしたことを特徴
とする。
【００１３】上記リセット保護回路１２７は、図１に示
すように、モノマルチバイブレータ１２７１及びＯＲ
（論理和）ゲート１２７２からなる。一方、ＣＰＵ１２
１は、リセット入力がＬレベルでリセットを検出するも
のとし、ファイル記録回路１２３のファイル書き換えを
行う直前に、リセット保護回路１２７に制御線を通じて
パルスを送る。
すように、モノマルチバイブレータ１２７１及びＯＲ
（論理和）ゲート１２７２からなる。一方、ＣＰＵ１２
１は、リセット入力がＬレベルでリセットを検出するも
のとし、ファイル記録回路１２３のファイル書き換えを
行う直前に、リセット保護回路１２７に制御線を通じて
パルスを送る。
【００１４】モノマルチバイブレータ１２７１は通常Ｈ
（ハイ）レベル信号を出力し、ＣＰＵ１２１からの制御
パルスを入力すると、その立ち下がりによってトリガが
かかり、予め設定される時定数で定まる期間、Ｌ（ロ
ー）レベル信号を出力する。
（ハイ）レベル信号を出力し、ＣＰＵ１２１からの制御
パルスを入力すると、その立ち下がりによってトリガが
かかり、予め設定される時定数で定まる期間、Ｌ（ロ
ー）レベル信号を出力する。
【００１５】このモノマルチバイブレータ１２７１の出
力はリセットボタン１２６の出力（押下時にＬレベル、
それ以外でＨレベル）と共にＯＲゲート１２７２に入力
され、その論理和演算出力はＣＰＵ１２１のリセット端
子に送られる。
力はリセットボタン１２６の出力（押下時にＬレベル、
それ以外でＨレベル）と共にＯＲゲート１２７２に入力
され、その論理和演算出力はＣＰＵ１２１のリセット端
子に送られる。
【００１６】上記構成の通信装置において、以下、図３
を参照してその動作を説明する。
を参照してその動作を説明する。
【００１７】まず、監視制御部１２０のＣＰＵ１２１
は、ファイル記録回路１２３のファイル書き換えを行う
直前に、制御線を通じてリセット保護回路１２７に図３
（ａ）に示すような負論理のパルスを送る。すると、リ
セット保護回路１２７のモノマルチバイブレータ１２７
１は、図３（ｂ）に示すように、入力パルスの立ち下が
りをトリガとして、その検出タイミングから予め設定さ
れた時定数の間、Ｈレベル信号を出力してリセット禁止
区間としている。
は、ファイル記録回路１２３のファイル書き換えを行う
直前に、制御線を通じてリセット保護回路１２７に図３
（ａ）に示すような負論理のパルスを送る。すると、リ
セット保護回路１２７のモノマルチバイブレータ１２７
１は、図３（ｂ）に示すように、入力パルスの立ち下が
りをトリガとして、その検出タイミングから予め設定さ
れた時定数の間、Ｈレベル信号を出力してリセット禁止
区間としている。
【００１８】このとき、ＯＲゲート１２７２の出力は、
図３（ｄ）に示すように、リセットボタン１２６からの
いかなる入力（図３（ｃ））に対してもＨレベルとな
り、ＣＰＵ１２１のリセットは起こらない。よって、フ
ァイル書き換えを無事に行うことができる。
図３（ｄ）に示すように、リセットボタン１２６からの
いかなる入力（図３（ｃ））に対してもＨレベルとな
り、ＣＰＵ１２１のリセットは起こらない。よって、フ
ァイル書き換えを無事に行うことができる。
【００１９】上記時定数によって定まる期間が経過した
後は、モノマルチバイブレータ１２７１の出力は図３
（ｄ）に示すようにＬレベルとなり、リセット禁止区間
が解除されている。このため、図３（ｃ）に示すよう
に、その期間経過後にリセットボタン１２６を押下すれ
ば、ＣＰＵ１２１のリセットを行うことができる。
後は、モノマルチバイブレータ１２７１の出力は図３
（ｄ）に示すようにＬレベルとなり、リセット禁止区間
が解除されている。このため、図３（ｃ）に示すよう
に、その期間経過後にリセットボタン１２６を押下すれ
ば、ＣＰＵ１２１のリセットを行うことができる。
【００２０】尚、モノマルチバイブレータ１２７１の時
定数はＣＰＵ１２１がファイルの１レコード書き換えに
要する時間より十分長く（例えば０．１秒程度）とって
おくのが適当である。ＣＰＵ１２１は１レコード書き換
える度に、モノマルチバイブレータ１２７１にパルスを
送り、リセットからの保護を行えば、安全にファイルの
更新を行うことができる。
定数はＣＰＵ１２１がファイルの１レコード書き換えに
要する時間より十分長く（例えば０．１秒程度）とって
おくのが適当である。ＣＰＵ１２１は１レコード書き換
える度に、モノマルチバイブレータ１２７１にパルスを
送り、リセットからの保護を行えば、安全にファイルの
更新を行うことができる。
【００２１】したがって、上記構成による通信装置は、
リセット保護回路１２７により、ＣＰＵ１２１のファイ
ル書き換え直前からその書き換えに要する期間以上をリ
セット禁止区間として設定するようにしているので、簡
単な構成で安全にファイルの書き換えを行うことができ
る。
リセット保護回路１２７により、ＣＰＵ１２１のファイ
ル書き換え直前からその書き換えに要する期間以上をリ
セット禁止区間として設定するようにしているので、簡
単な構成で安全にファイルの書き換えを行うことができ
る。
【００２２】尚、上記実施例では、ファイル記録回路１
２３としてＥＥＰＲＯＭを用いた場合を例に述べたが、
磁気ディスク装置であっても、同様な考えで、リセット
保護回路１２７を設計することができる。また、リセッ
トの論理がＨレベルでリセットであっても、論理ゲート
を組み替えて同様の効果を得ることができる。また、通
信装置に限らず、ＣＰＵを使用しているコンピュータ等
の信号処理装置においても、不用意なリセットから装置
を保護する回路として応用できる。
２３としてＥＥＰＲＯＭを用いた場合を例に述べたが、
磁気ディスク装置であっても、同様な考えで、リセット
保護回路１２７を設計することができる。また、リセッ
トの論理がＨレベルでリセットであっても、論理ゲート
を組み替えて同様の効果を得ることができる。また、通
信装置に限らず、ＣＰＵを使用しているコンピュータ等
の信号処理装置においても、不用意なリセットから装置
を保護する回路として応用できる。
【００２３】
【発明の効果】以上詳述したように本発明によれば、簡
単な構成で、一定の時間だけＣＰＵのリセットを禁止す
ることができ、これによって安全にファイルの書き換え
を行うことのできる信号処理装置を提供することができ
る。
単な構成で、一定の時間だけＣＰＵのリセットを禁止す
ることができ、これによって安全にファイルの書き換え
を行うことのできる信号処理装置を提供することができ
る。
【図１】本発明に係るリセット保護回路の実施例を示す
ブロック回路図である。
ブロック回路図である。
【図２】本発明に係るリセット保護回路を用いた通信装
置の一実施例の構成を示すブロック回路図である。
置の一実施例の構成を示すブロック回路図である。
【図３】同実施例のリセット保護回路の動作を説明する
ためのタイミング図である。
ためのタイミング図である。
【図４】従来の通信装置に代表される信号処理装置の構
成を示すブロック回路図である。
成を示すブロック回路図である。
１００ 通信装置 １１０ 主信号処理部 １２０ 監視制御部 １２１ ＣＰＵ １２２ モニタ回路 １２３ ファイル記録回路 １２４ 警報発出回路 １２５ 制御回路 １２６ リセットボタン １２７ リセット保護回路 １２７１ モノマルチバイブレータ １２７２ ＯＲゲート
Claims (6)
- 【請求項１】 制御処理装置によりファイルの書き換え
を行う機能を有し、リセットボタンの押下操作により前
記制御処理装置にリセットをかける信号処理装置におい
て、 前記制御処理装置に設けられ、前記ファイルの書き換え
直前に制御パルスを送出する制御パルス送出手段と、 この手段により送出される制御パルスを受けてその検出
タイミングから一定期間前記制御処理装置に前記リセッ
トボタンからのリセット信号を受け付けないようにする
リセット保護手段とを具備することを特徴とする信号処
理装置。 - 【請求項２】 請求項１において、前記リセット保護手
段は、前記制御パスる送出手段からの制御パルスを受け
てその検出タイミングから予め設定される時定数によっ
て決まる期間だけリセット禁止信号を出力するモノマル
チバイブレータと、このモノマルチバイブレータからリ
セット禁止信号が出力されている期間は前記リセットボ
タンから前記制御処理装置へのリセット信号を遮断する
論理ゲートとを備えることを特徴とする信号処理装置。 - 【請求項３】 請求項２において、前記モノマルチバイ
ブレータの時定数を前記制御処理装置のファイル書き換
えにかかる時間に応じて決定するようにしたことを特徴
とする信号処理装置。 - 【請求項４】 制御処理装置により監視動作の履歴ファ
イルの書き換えを行う機能を有し、リセットボタンの押
下操作により前記制御処理装置にリセットをかける通信
監視制御装置において、 前記制御処理装置に設けられ、前記履歴ファイルの書き
換え直前に制御パルスを送出する制御パルス送出手段
と、 この手段により送出される制御パルスを受けてその検出
タイミングから一定期間前記制御処理装置に前記リセッ
トボタンからのリセット信号を受け付けないようにする
リセット保護手段とを具備することを特徴とする通信監
視制御装置。 - 【請求項５】 請求項４において、前記リセット保護手
段は、前記制御パスる送出手段からの制御パルスを受け
てその検出タイミングから予め設定される時定数によっ
て決まる期間だけリセット禁止信号を出力するモノマル
チバイブレータと、このモノマルチバイブレータからリ
セット禁止信号が出力されている期間は前記リセットボ
タンから前記制御処理装置へのリセット信号を遮断する
論理ゲートとを備えることを特徴とする通信監視制御装
置。 - 【請求項６】 請求項５において、前記モノマルチバイ
ブレータの時定数を前記制御処理装置の履歴ファイル書
き換えにかかる時間に応じて決定するようにしたことを
特徴とする通信監視制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07039966A JP3107722B2 (ja) | 1995-02-28 | 1995-02-28 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07039966A JP3107722B2 (ja) | 1995-02-28 | 1995-02-28 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08235074A true JPH08235074A (ja) | 1996-09-13 |
| JP3107722B2 JP3107722B2 (ja) | 2000-11-13 |
Family
ID=12567704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07039966A Expired - Fee Related JP3107722B2 (ja) | 1995-02-28 | 1995-02-28 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3107722B2 (ja) |
-
1995
- 1995-02-28 JP JP07039966A patent/JP3107722B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3107722B2 (ja) | 2000-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004288B1 (ko) | 파워-다운명령을 선택적으로 실행불능케 하는 데이터프로세서와 그 방법 | |
| JPH049321B2 (ja) | ||
| JPH08235074A (ja) | 信号処理装置 | |
| JPS5878239A (ja) | 演算制御回路 | |
| JPS6316314A (ja) | 無停電電源装置のインタ−フエイス装置 | |
| JPH04253244A (ja) | プログラム暴走時のメモリ内データ保護回路 | |
| JPS5730056A (en) | Failure processing system for data processing system | |
| JPS6339013A (ja) | 電子計算機 | |
| KR19990045550A (ko) | 메모리 장치에 저장된 데이터를 판독, 수정 및오버라이트하기 위한 방법 및 장치 | |
| JPS5827219A (ja) | 給電装置 | |
| JPH03156515A (ja) | システムリセツト回路方式 | |
| JPH031240A (ja) | 割込制御方式 | |
| JP2517563B2 (ja) | デ−タ処理装置 | |
| JPH0457125A (ja) | コンピュータシステム | |
| JPS603735A (ja) | デ−タ処理装置 | |
| JPH05307506A (ja) | 制御装置のデータ保護回路 | |
| JPH05189001A (ja) | 調節計 | |
| JPH1011325A (ja) | プログラマブルコントローラ | |
| JPS60134941A (ja) | 外部記憶装置を有するシステムの復帰方式 | |
| JPH0895831A (ja) | システム異常からの復帰方法 | |
| JPS62175042A (ja) | デ−タ通信の端末システム | |
| JPS62173510A (ja) | リセツト信号制御方式 | |
| JPH06149682A (ja) | メモリデータ保護回路 | |
| JPH03259314A (ja) | コンピュータシステム | |
| JPH03255511A (ja) | コンピュータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070908 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |