JP3107722B2 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP3107722B2 JP3107722B2 JP07039966A JP3996695A JP3107722B2 JP 3107722 B2 JP3107722 B2 JP 3107722B2 JP 07039966 A JP07039966 A JP 07039966A JP 3996695 A JP3996695 A JP 3996695A JP 3107722 B2 JP3107722 B2 JP 3107722B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- processing device
- control
- signal
- file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Computer And Data Communications (AREA)
Description
制御部のように、制御処理装置(以下、CPUと称す
る)によりファイル書き換え処理を行う信号処理装置に
係り、特にファイル書き換え中のCPUをリセットから
保護する技術に関する。
ような構成がとられている。図4において、通信装置1
00は、通信信号(主信号)の処理を行う主信号処理部
110と、この主信号処理部110の動作の制御監視を
行う監視制御部120より構成されている。
搭載し、主信号処理部110の動作をモニタするモニタ
回路122、主信号処理部110の動作履歴を記録する
ファイル記録回路123、障害を検出して警報を発出す
る回路124、主信号処理部110の動作を制御する制
御回路125から構成され、これらの回路122〜12
5をCPU121によって総括的にコントロールするよ
うになっている。また、CPU121の立ち上げのため
のリセットボタン126が設けられている。
源を切った場合でも記録が消えないように、小規模な装
置ではEEPROM、大規模な装置では磁気ディスクな
どが用いられている。
監視制御部では、CPU121がファイルを更新してい
る最中にCPU121がリセットされると、ファイルの
内容が一部だけしか更新されず、動作履歴等の保守を行
う場合につじつまが合わなくなるといった問題が発生す
るおそれがある。
ず、CPUを用いた信号処理装置全般に同じことがいえ
る。
来のCPUを用いた信号処理装置では、CPUのファイ
ル更新処理完了前にCPUにリセットがかかると、処理
中断によりファイルの内容が一部だけしか更新されず、
動作履歴などの保守を行う場合につじつまが合わなくな
るなどの問題が発生するおそれがある。
れたもので、簡単な構成で、一定の時間だけCPUのリ
セットを禁止することができ、これによって安全にファ
イルの書き換えを行うことのできる信号処理装置を提供
することを目的とする。
に本発明は、制御処理装置によりファイルの書き換えを
行う機能を有し、リセットボタンの押下操作により前記
制御処理装置にリセットをかける信号処理装置におい
て、前記制御処理装置に設けられ、前記ファイルの書き
換え直前に制御パルスを送出する制御パルス送出手段
と、この手段により送出される制御パルスを受けてその
検出タイミングから一定期間前記制御処理装置に前記リ
セットボタンからのリセット信号を受け付けないように
するリセット保護手段とを具備することを特徴とする。
置によってファイル書き換えを行う直前にリセット保護
手段に制御パルスを送り、その検出タイミングから予め
設定された時定数の間はリセット禁止区間とし、この区
間ではリセットボタンを押下しても制御処理装置に供給
されないようにしている。
施例について詳細に説明する。尚、図2において、図4
と同一部分には同一符号を付して示し、ここでは異なる
部分を中心に説明する。
部120に本発明を適用した場合の構成を示すもので、
前記CPU121とリセットボタン126との間にリセ
ット保護回路127を介在させるようにしたことを特徴
とする。
すように、モノマルチバイブレータ1271及びOR
(論理和)ゲート1272からなる。一方、CPU12
1は、リセット入力がLレベルでリセットを検出するも
のとし、ファイル記録回路123のファイル書き換えを
行う直前に、リセット保護回路127に制御線を通じて
パルスを送る。
(ロー)レベル信号を出力し、CPU121からの制御
パルスを入力すると、その立ち下がりによってトリガが
かかり、予め設定される時定数で定まる期間、H(ハ
イ)レベル信号を出力する。
力はリセットボタン126の出力(押下時にLレベル、
それ以外でHレベル)と共にORゲート1272に入力
され、その論理和演算出力はCPU121のリセット端
子に送られる。
を参照してその動作を説明する。
は、ファイル記録回路123のファイル書き換えを行う
直前に、制御線を通じてリセット保護回路127に図3
(a)に示すような負論理のパルスを送る。すると、リ
セット保護回路127のモノマルチバイブレータ127
1は、図3(b)に示すように、入力パルスの立ち下が
りをトリガとして、その検出タイミングから予め設定さ
れた時定数の間、Hレベル信号を出力してリセット禁止
区間としている。
図3(d)に示すように、リセットボタン126からの
いかなる入力(図3(c))に対してもHレベルとな
り、CPU121のリセットは起こらない。よって、フ
ァイル書き換えを無事に行うことができる。
後は、モノマルチバイブレータ1271の出力は図3
(d)に示すようにLレベルとなり、リセット禁止区間
が解除されている。このため、図3(c)に示すよう
に、その期間経過後にリセットボタン126を押下すれ
ば、CPU121のリセットを行うことができる。
定数はCPU121がファイルの1レコード書き換えに
要する時間より十分長く(例えば0.1秒程度)とって
おくのが適当である。CPU121は1レコード書き換
える度に、モノマルチバイブレータ1271にパルスを
送り、リセットからの保護を行えば、安全にファイルの
更新を行うことができる。
リセット保護回路127により、CPU121のファイ
ル書き換え直前からその書き換えに要する期間以上をリ
セット禁止区間として設定するようにしているので、簡
単な構成で安全にファイルの書き換えを行うことができ
る。
23としてEEPROMを用いた場合を例に述べたが、
磁気ディスク装置であっても、同様な考えで、リセット
保護回路127を設計することができる。また、リセッ
トの論理がHレベルでリセットであっても、論理ゲート
を組み替えて同様の効果を得ることができる。また、通
信装置に限らず、CPUを使用しているコンピュータ等
の信号処理装置においても、不用意なリセットから装置
を保護する回路として応用できる。
単な構成で、一定の時間だけCPUのリセットを禁止す
ることができ、これによって安全にファイルの書き換え
を行うことのできる信号処理装置を提供することができ
る。
ブロック回路図である。
置の一実施例の構成を示すブロック回路図である。
ためのタイミング図である。
成を示すブロック回路図である。
Claims (6)
- 【請求項1】 制御処理装置によりファイルの書き換え
を行う機能を有し、リセットボタンの押下操作により前
記制御処理装置にリセットをかける信号処理装置におい
て、 前記制御処理装置に設けられ、前記ファイルの書き換え
直前に制御パルスを送出する制御パルス送出手段と、 この手段により送出される制御パルスを受けてその検出
タイミングから一定期間前記制御処理装置に前記リセッ
トボタンからのリセット信号を受け付けないようにする
リセット保護手段とを具備することを特徴とする信号処
理装置。 - 【請求項2】 請求項1において、前記リセット保護手
段は、前記制御パルス送出手段からの制御パルスを受け
てその検出タイミングから予め設定される時定数によっ
て決まる期間だけリセット禁止信号を出力するモノマル
チバイブレータと、このモノマルチバイブレータからリ
セット禁止信号が出力されている期間は前記リセットボ
タンから前記制御処理装置へのリセット信号を遮断する
論理ゲートとを備えることを特徴とする信号処理装置。 - 【請求項3】 請求項2において、前記モノマルチバイ
ブレータの時定数を前記制御処理装置のファイル書き換
えにかかる時間に応じて決定するようにしたことを特徴
とする信号処理装置。 - 【請求項4】 制御処理装置により監視動作の履歴ファ
イルの書き換えを行う機能を有し、リセットボタンの押
下操作により前記制御処理装置にリセットをかける通信
監視制御装置において、 前記制御処理装置に設けられ、前記履歴ファイルの書き
換え直前に制御パルスを送出する制御パルス送出手段
と、 この手段により送出される制御パルスを受けてその検出
タイミングから一定期間前記制御処理装置に前記リセッ
トボタンからのリセット信号を受け付けないようにする
リセット保護手段とを具備することを特徴とする通信監
視制御装置。 - 【請求項5】 請求項4において、前記リセット保護手
段は、前記制御パスる送出手段からの制御パルスを受け
てその検出タイミングから予め設定される時定数によっ
て決まる期間だけリセット禁止信号を出力するモノマル
チバイブレータと、このモノマルチバイブレータからリ
セット禁止信号が出力されている期間は前記リセットボ
タンから前記制御処理装置へのリセット信号を遮断する
論理ゲートとを備えることを特徴とする通信監視制御装
置。 - 【請求項6】 請求項5において、前記モノマルチバイ
ブレータの時定数を前記制御処理装置の履歴ファイル書
き換えにかかる時間に応じて決定するようにしたことを
特徴とする通信監視制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07039966A JP3107722B2 (ja) | 1995-02-28 | 1995-02-28 | 信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07039966A JP3107722B2 (ja) | 1995-02-28 | 1995-02-28 | 信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08235074A JPH08235074A (ja) | 1996-09-13 |
JP3107722B2 true JP3107722B2 (ja) | 2000-11-13 |
Family
ID=12567704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07039966A Expired - Fee Related JP3107722B2 (ja) | 1995-02-28 | 1995-02-28 | 信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3107722B2 (ja) |
-
1995
- 1995-02-28 JP JP07039966A patent/JP3107722B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08235074A (ja) | 1996-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100342801B1 (ko) | 오조작 방지 방법 및 장치, 오조작 방지를 위한소프트웨어 프로덕트를 저장한 기억 매체 | |
US5623286A (en) | Power source control apparatus for display unit | |
JP3107722B2 (ja) | 信号処理装置 | |
KR100499611B1 (ko) | 컴퓨터 시스템의 전원 관리방법 및 장치 | |
JPH0535614A (ja) | バツクアツプ装置 | |
JPS5878239A (ja) | 演算制御回路 | |
JP3320570B2 (ja) | システム異常からの復帰方法 | |
JP3214079B2 (ja) | Cpuの異常検出装置 | |
JP2877458B2 (ja) | マイクロコンピュータのリセット処理方法 | |
JP3078194B2 (ja) | キースキャン回路 | |
JPH07168740A (ja) | ウォッチドッグ方法 | |
JPH11161519A (ja) | リセット装置 | |
KR19990045550A (ko) | 메모리 장치에 저장된 데이터를 판독, 수정 및오버라이트하기 위한 방법 및 장치 | |
JP2517563B2 (ja) | デ−タ処理装置 | |
JPH05257750A (ja) | ウォッチドッグタイマ制御回路 | |
JP2668862B2 (ja) | 電子機器の再起動制御方法 | |
JP2000148658A (ja) | Dma転送方式 | |
JPH01260550A (ja) | マイクロコンピュータ | |
JPH05307506A (ja) | 制御装置のデータ保護回路 | |
JPH0457125A (ja) | コンピュータシステム | |
JPH10240564A (ja) | オブジェクト指向プログラムのデバッグ方法およびデバッグシステム | |
JPH0695755A (ja) | データ処理装置の使用状況報知装置 | |
JPH02139614A (ja) | Ac駆動型パーソナルコンピュータ | |
JPH07295834A (ja) | デバッグモニタ処理方法と処理装置 | |
KR20010053681A (ko) | 프로세서의 실시간 모니터링 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000822 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070908 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |