JPS603735A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS603735A JPS603735A JP58111103A JP11110383A JPS603735A JP S603735 A JPS603735 A JP S603735A JP 58111103 A JP58111103 A JP 58111103A JP 11110383 A JP11110383 A JP 11110383A JP S603735 A JPS603735 A JP S603735A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- timer
- response
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ処理装置のデータのバックアップ並びに
保護を可能とするデータ処理装置に関するものである。
保護を可能とするデータ処理装置に関するものである。
従来技術
従来、データ処理装置、例えばワードプｔ】セッサなど
の入力データを保存せずに、オペレータが機械を長時間
離れたりすると、第三者が電源を切ってしまい、入力デ
ータ及び処理が消滅することがある。オペレータはこの
ような事故に遭遇すると入力や計算を重複して行う必要
があった。
の入力データを保存せずに、オペレータが機械を長時間
離れたりすると、第三者が電源を切ってしまい、入力デ
ータ及び処理が消滅することがある。オペレータはこの
ような事故に遭遇すると入力や計算を重複して行う必要
があった。
目的
本発明は不応の事故によっても入力データや処理が破壊
されず、かつ一旦退避したデータをオペレータの負担な
く復帰できるデータ処理装置を提案する所にある。
されず、かつ一旦退避したデータをオペレータの負担な
く復帰できるデータ処理装置を提案する所にある。
実施例の説明
以下１本発明の実施例を詳細に説明する。
第１図は本発明の実施例のブロック図であり、ｌはキー
ボード、２はキーボード１と中央処理装置３及びタイマ
ー４とを結ぶ信号線、中央処理装置３はマイクロプロセ
ッサやランダムアクセスメモリ（以下ＲＡＭと略す）や
第３図Ａ、第３図Ｂに示すプログラムを入れたプログラ
ムメモリ等より構成される。４はタイマーであり、キー
ボードよりの入力信号に応答してセットされ、所定の時
間を経過しても次のキー人力があられれない時にリセッ
トする。タイマー４は所定の時間として例えば１０分程
度に設定したとすると、１０分間キーボード１よりのキ
ー人力がとだえるとりセットする。５と６はタイマーの
出す中央処理装置への割込み信号線であり、５はタイマ
ーが最初のキー入力に応答して発生する割込み信号であ
り、続く１０分以内のキー人力に対しては割込み信号を
発生じない。６はタイマーのリセット時に発生する割込
み信号である。７はフロッピーディスク等の外部記憶装
置、８はＣＲＴモニタ等のディスプレイ装置である。
ボード、２はキーボード１と中央処理装置３及びタイマ
ー４とを結ぶ信号線、中央処理装置３はマイクロプロセ
ッサやランダムアクセスメモリ（以下ＲＡＭと略す）や
第３図Ａ、第３図Ｂに示すプログラムを入れたプログラ
ムメモリ等より構成される。４はタイマーであり、キー
ボードよりの入力信号に応答してセットされ、所定の時
間を経過しても次のキー人力があられれない時にリセッ
トする。タイマー４は所定の時間として例えば１０分程
度に設定したとすると、１０分間キーボード１よりのキ
ー人力がとだえるとりセットする。５と６はタイマーの
出す中央処理装置への割込み信号線であり、５はタイマ
ーが最初のキー入力に応答して発生する割込み信号であ
り、続く１０分以内のキー人力に対しては割込み信号を
発生じない。６はタイマーのリセット時に発生する割込
み信号である。７はフロッピーディスク等の外部記憶装
置、８はＣＲＴモニタ等のディスプレイ装置である。
動作を示すタイミングチャートを第２図に示す。まず、
キーボード１からの入力信号が信号線に現われると、こ
れに応答してタイマー４はセットされる。タイムチャー
トに示す如く第１のキー人力、第２のキー人力、第３の
キー人力とキー人力が続いて行くとタイマーは各々のキ
ー人力のつと、再トリガされて行く。次に第４の入力の
後入力が行われた後、操作が中断したとする。中断時間
が所定時間、例えば１０分を越えるとタイマー 卆４は
リセットされる。タイマー４は、そのリセット後に行わ
れる第５のキー人力に応答して再びセットされる。
キーボード１からの入力信号が信号線に現われると、こ
れに応答してタイマー４はセットされる。タイムチャー
トに示す如く第１のキー人力、第２のキー人力、第３の
キー人力とキー人力が続いて行くとタイマーは各々のキ
ー人力のつと、再トリガされて行く。次に第４の入力の
後入力が行われた後、操作が中断したとする。中断時間
が所定時間、例えば１０分を越えるとタイマー 卆４は
リセットされる。タイマー４は、そのリセット後に行わ
れる第５のキー人力に応答して再びセットされる。
さてタイマーの立ち上り時と、１０分経過後の自動リセ
ットによる立ち下り時には、立ち上り割込みと立ち下り
割込み信号５．６が出力される。
ットによる立ち下り時には、立ち上り割込みと立ち下り
割込み信号５．６が出力される。
信号５のタイマー立ち上り割込み時には、これに応答し
、中央処理装置は割込み処理を行い、外部記憶７からデ
ータをマイクロプロセッサの各レジスタやＲＡＭはロー
ドする。丈た信号６のタイマー立ち下り割込み時には、
これに応答して逆にマイクロプロセッサの各レジスタの
内容やＲＡＭに保持されているデータを外部記憶７ヘス
トアし、バックアップをする。キー人力だけに注目する
と、第２図のタイミングチャートから理解されるように
実施例のデータ処理装置の動作は次の４つのタイミング
に分類できる。なお、次の分類の■から■の区分は第２
図のタイミングチャー トの■〜■の区分に対応するも
のである。
、中央処理装置は割込み処理を行い、外部記憶７からデ
ータをマイクロプロセッサの各レジスタやＲＡＭはロー
ドする。丈た信号６のタイマー立ち下り割込み時には、
これに応答して逆にマイクロプロセッサの各レジスタの
内容やＲＡＭに保持されているデータを外部記憶７ヘス
トアし、バックアップをする。キー人力だけに注目する
と、第２図のタイミングチャートから理解されるように
実施例のデータ処理装置の動作は次の４つのタイミング
に分類できる。なお、次の分類の■から■の区分は第２
図のタイミングチャー トの■〜■の区分に対応するも
のである。
■の動作：外部記憶装置からマイクロプロセッサの各レ
ジスタ及びＲＡＭへデータ 及び処理のロードする。
ジスタ及びＲＡＭへデータ 及び処理のロードする。
■の動作−入力キーに応答した処理
■の動作二マイクロプロセッサの各レジスタ及びＲＡＭ
のデータ及び処理を磁気記 憶装置ヘスドアする。
のデータ及び処理を磁気記 憶装置ヘスドアする。
■の動作ニアイドリング状態（再開待ち）従って第２図
の第４の入力と第５の入力が連続した処理として実行が
可能となる。すなわち、本発明によれば■の期間の時間
の長短にかかわらず、この間にデータ処理装置の電源が
切られても中断をはさんだ最後と最初のキー人力は一連
の連続した処理手順に従って動作が可能となる効果があ
る。
の第４の入力と第５の入力が連続した処理として実行が
可能となる。すなわち、本発明によれば■の期間の時間
の長短にかかわらず、この間にデータ処理装置の電源が
切られても中断をはさんだ最後と最初のキー人力は一連
の連続した処理手順に従って動作が可能となる効果があ
る。
以上の説明はキー人力に着目して行ったが、中央処理装
置３が実行する該説明に対する制御フローは第３図Ａ、
Ｂに示す通りである。以下、第３図の制御フローに従っ
て、更に詳細に説明する。 中央処理装置３が信号線５
を介してタイマー４が発生する割込み信号を受けると第
３図Ａの制御フローはスタートし、ステップ１で退避フ
ラグがセットされているかどうかを調べ、Ｎｏのときは
ステップ２にすすみ、タイマトリガを実行し、リターン
する。なお、タイマが既にトリガされているとき、ステ
ップ２で実行される制御はりトリガである。一方、既に
退避フラグがセットされているときは、制御はステップ
エがらステップ３にすすみ、退避したデータ及び処理を
外部記憶装置７からレジスタ、ＲＡＭに復帰させ、次に
ステップ４にすすみ、退避フラグのリセットを行う。そ
して、ステップ２でタイマトリガを実行し、リターンす
る。
置３が実行する該説明に対する制御フローは第３図Ａ、
Ｂに示す通りである。以下、第３図の制御フローに従っ
て、更に詳細に説明する。 中央処理装置３が信号線５
を介してタイマー４が発生する割込み信号を受けると第
３図Ａの制御フローはスタートし、ステップ１で退避フ
ラグがセットされているかどうかを調べ、Ｎｏのときは
ステップ２にすすみ、タイマトリガを実行し、リターン
する。なお、タイマが既にトリガされているとき、ステ
ップ２で実行される制御はりトリガである。一方、既に
退避フラグがセットされているときは、制御はステップ
エがらステップ３にすすみ、退避したデータ及び処理を
外部記憶装置７からレジスタ、ＲＡＭに復帰させ、次に
ステップ４にすすみ、退避フラグのリセットを行う。そ
して、ステップ２でタイマトリガを実行し、リターンす
る。
中央処理装置３がタイマー４のタイムアウトによって発
生する割込み信号６を受けたときにスタートする制御フ
ローか第３図Ｂに示されている。即ちこの制御フローは
割込み信号６によってスタートし、まずステップｌて退
避フラグをセットし、ステップ２でレジスタ、ＲＡＭの
データ及び処理の退避を行って、リターンする。
生する割込み信号６を受けたときにスタートする制御フ
ローか第３図Ｂに示されている。即ちこの制御フローは
割込み信号６によってスタートし、まずステップｌて退
避フラグをセットし、ステップ２でレジスタ、ＲＡＭの
データ及び処理の退避を行って、リターンする。
効果
以上説明したように本発明によれば、一旦入力したデー
タ及びデータ処理装置の処理は担当時間経過後に電源が
断たれた場合でも消滅しないように退避される。しかも
実施例のように退避された ）データ及び処理は次に行
われるキーボード入力によって自動的に復帰するので、
オペレータは何等の負担なく間に中断があっても連続し
てデータ処理装置をオペレーションできる。
タ及びデータ処理装置の処理は担当時間経過後に電源が
断たれた場合でも消滅しないように退避される。しかも
実施例のように退避された ）データ及び処理は次に行
われるキーボード入力によって自動的に復帰するので、
オペレータは何等の負担なく間に中断があっても連続し
てデータ処理装置をオペレーションできる。
第１図は本発明の実施例のデータ処理装置の基本構成を
示すブロック図、 第２図は第１図に示すデータ処理のキー人力からみた動
作を説明するためのタインミグチャート、 第３図（Ａ）及び（Ｂ）はデータ処理装置の制御フロー
を示すフローチャートである。 第１図 ｉ、°し ２ 因 ■ ■ ０ Ｍ ３ 崗（Ａ）
示すブロック図、 第２図は第１図に示すデータ処理のキー人力からみた動
作を説明するためのタインミグチャート、 第３図（Ａ）及び（Ｂ）はデータ処理装置の制御フロー
を示すフローチャートである。 第１図 ｉ、°し ２ 因 ■ ■ ０ Ｍ ３ 崗（Ａ）
Claims (2)
- （１）入出力手段を含むデータ処理装置において、キー
人力が所定の時間停止したとき、前記キー人力に係るデ
ータ及び処理を保持する保持手段からその内容を電源が
落ちても維持することの可能な不揮発性の保持手段に退
避することを特徴とするデータ処理装置。 - （２）退避したデータや処理をキー人力に応答して復帰
させることを特徴とする特許請求の範囲第１項記載のデ
ータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111103A JPH0687213B2 (ja) | 1983-06-22 | 1983-06-22 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111103A JPH0687213B2 (ja) | 1983-06-22 | 1983-06-22 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS603735A true JPS603735A (ja) | 1985-01-10 |
| JPH0687213B2 JPH0687213B2 (ja) | 1994-11-02 |
Family
ID=14552470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58111103A Expired - Lifetime JPH0687213B2 (ja) | 1983-06-22 | 1983-06-22 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687213B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63298443A (ja) * | 1987-05-29 | 1988-12-06 | Hitachi Ltd | デ−タ退避方式 |
| JPH0218664A (ja) * | 1988-07-07 | 1990-01-22 | Canon Inc | 文書処理装置 |
| JPH04362716A (ja) * | 1991-06-10 | 1992-12-15 | Matsushita Electric Ind Co Ltd | システム再起動装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791291A (en) * | 1980-11-28 | 1982-06-07 | Canon Inc | Electronic equipment |
| JPS5797165A (en) * | 1980-12-10 | 1982-06-16 | Hitachi Ltd | Cash register |
-
1983
- 1983-06-22 JP JP58111103A patent/JPH0687213B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791291A (en) * | 1980-11-28 | 1982-06-07 | Canon Inc | Electronic equipment |
| JPS5797165A (en) * | 1980-12-10 | 1982-06-16 | Hitachi Ltd | Cash register |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63298443A (ja) * | 1987-05-29 | 1988-12-06 | Hitachi Ltd | デ−タ退避方式 |
| JPH0218664A (ja) * | 1988-07-07 | 1990-01-22 | Canon Inc | 文書処理装置 |
| JPH04362716A (ja) * | 1991-06-10 | 1992-12-15 | Matsushita Electric Ind Co Ltd | システム再起動装置 |
| JPH077316B2 (ja) * | 1991-06-10 | 1995-01-30 | 松下電器産業株式会社 | システム再起動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0687213B2 (ja) | 1994-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638432A (en) | Apparatus for controlling the transfer of interrupt signals in data processors | |
| JPS603735A (ja) | デ−タ処理装置 | |
| JP2967219B2 (ja) | ディジタル・コンピュータの外部電源瞬断対処装置 | |
| JPH0764930A (ja) | Ｃｐｕ間相互監視方法 | |
| JPS5878239A (ja) | 演算制御回路 | |
| JP2845616B2 (ja) | マルチプロセッサシステム | |
| JPS6398009A (ja) | 停電時の処理制御方式 | |
| JPS63191245A (ja) | 暴走装置の復帰制御方式 | |
| JPS642981B2 (ja) | ||
| JPS60164852A (ja) | プログラム暴走監視方式 | |
| JP2577613Y2 (ja) | 情報処理装置 | |
| JPS61235924A (ja) | コンピユ−タシステムのリセツト方式 | |
| JPH0519897A (ja) | 情報処理装置のリセツト制御回路 | |
| JPS61265613A (ja) | デ−タ処理装置 | |
| JPS57111751A (en) | Reset controlling system of data processing device | |
| JPH04205152A (ja) | 制御装置の監視装置 | |
| JPH02224053A (ja) | 端末の入力時間監視方式 | |
| JPS62209627A (ja) | デ−タ処理装置 | |
| JPS59227094A (ja) | 電子計算機 | |
| JPH0378838A (ja) | 情報処理装置 | |
| JPH03246603A (ja) | 高速カウンタ | |
| JPS57211626A (en) | Computer system | |
| JPH025165A (ja) | 自動再起動方式 | |
| JPS6340924A (ja) | 電源切断制御方式 | |
| JPS62271033A (ja) | デ−タ転送処理装置 |