JPS642981B2 - - Google Patents
Info
- Publication number
- JPS642981B2 JPS642981B2 JP56213074A JP21307481A JPS642981B2 JP S642981 B2 JPS642981 B2 JP S642981B2 JP 56213074 A JP56213074 A JP 56213074A JP 21307481 A JP21307481 A JP 21307481A JP S642981 B2 JPS642981 B2 JP S642981B2
- Authority
- JP
- Japan
- Prior art keywords
- memory dump
- processor
- generation circuit
- key
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はメモリダンプ方式に関するものであつ
て、特にメモリダンプに際して非マスク割込信号
を発生させるとともにリセツト信号を発生させて
プロセツサの主プログラムを停止状態にしてお
き、このプログラムの再スタートのときにメモリ
ダンプ処理を行なわれることにより、非マスク割
込信号が何等かの原因によりキヤツチされなかつ
たときでもメモリダンプを確実に実行できるもの
である。
て、特にメモリダンプに際して非マスク割込信号
を発生させるとともにリセツト信号を発生させて
プロセツサの主プログラムを停止状態にしてお
き、このプログラムの再スタートのときにメモリ
ダンプ処理を行なわれることにより、非マスク割
込信号が何等かの原因によりキヤツチされなかつ
たときでもメモリダンプを確実に実行できるもの
である。
(2) 従来技術と問題点
テープ処理装置において何らかの原因により異
常状態が発生した場合に主メモリに記憶された障
害情報を一度、全部取出して、その障害情報の内
容から前記異常状態を分析発見するいわゆるメモ
リダンプと称する処理は知られている。そして何
らかの原因によつて主プログラムが暴走してしま
つているような場合に、割込みをかけてその異常
状態をつきとめる処理に入るが割込みについて
も、マスク可能な割込み（MI）ができるものと、
マスク不可能な割込み（NMI）ができるものが
ある。
常状態が発生した場合に主メモリに記憶された障
害情報を一度、全部取出して、その障害情報の内
容から前記異常状態を分析発見するいわゆるメモ
リダンプと称する処理は知られている。そして何
らかの原因によつて主プログラムが暴走してしま
つているような場合に、割込みをかけてその異常
状態をつきとめる処理に入るが割込みについて
も、マスク可能な割込み（MI）ができるものと、
マスク不可能な割込み（NMI）ができるものが
ある。
従来方式によるものはマスク不可能な割込み方
式を採用しているのが普通であつたが従来方式に
よるNMI信号では、プログラムが暴走している
ような場合には何等かの原因によりNMI状態が
認識されず、メモリダンプが行なえないことがあ
つた。
式を採用しているのが普通であつたが従来方式に
よるNMI信号では、プログラムが暴走している
ような場合には何等かの原因によりNMI状態が
認識されず、メモリダンプが行なえないことがあ
つた。
(3) 発明の目的
本発明は前記のような問題に鑑みこれを解決し
ようとするもので、プロセツサがリセツトされて
再スタートした際にメモリダンプキーが押されて
いれば、その状態をプロセツサによつて検出して
必ずメモリダンプ処理が行なえるようにしたメモ
リダンプ方式を提供することを目的とする。
ようとするもので、プロセツサがリセツトされて
再スタートした際にメモリダンプキーが押されて
いれば、その状態をプロセツサによつて検出して
必ずメモリダンプ処理が行なえるようにしたメモ
リダンプ方式を提供することを目的とする。
(4) 発明の構成
この目的を達成するためこの発明によるメモリ
ダンプ方式では、メモリダンプキーと、マスク不
可能割込み信号を発生する非マスク割込信号発生
回路と、リセツト信号発生回路を備えたプロセツ
サであつて、 前記メモリダンプキーの押下信号によつて前記
マスク不可能割込信号発生回路を起動し、前記マ
スク不可能割込信号が所定時間継続した後に前記
リセツト信号発生回路を起動することにより、前
記プロセツサによるプログラム走行を停止させ、
前記リセツト信号が解除されて前記プロセツサに
よるプログラムのリスタートのときに、前記メモ
リダンプキーの押下信号の検出を行うことを特徴
とする。
ダンプ方式では、メモリダンプキーと、マスク不
可能割込み信号を発生する非マスク割込信号発生
回路と、リセツト信号発生回路を備えたプロセツ
サであつて、 前記メモリダンプキーの押下信号によつて前記
マスク不可能割込信号発生回路を起動し、前記マ
スク不可能割込信号が所定時間継続した後に前記
リセツト信号発生回路を起動することにより、前
記プロセツサによるプログラム走行を停止させ、
前記リセツト信号が解除されて前記プロセツサに
よるプログラムのリスタートのときに、前記メモ
リダンプキーの押下信号の検出を行うことを特徴
とする。
(5) 発明の実施例
次に本発明による実施例を図面を参照して説明
する。
する。
第１図は本発明によるメモリダンプ方式を実現
する装置のブロツク図を示し、第２図は第１図の
装置によつて行なわれるメモリダンプ動作を説明
する動作説明図であり、第３図は第１図の装置の
回路の各部の動作を説明する動作説明図である。
する装置のブロツク図を示し、第２図は第１図の
装置によつて行なわれるメモリダンプ動作を説明
する動作説明図であり、第３図は第１図の装置の
回路の各部の動作を説明する動作説明図である。
第１図において、１は図示省略した操作パネル
に設けられたメモリダンプキーであつて、このキ
ーが押されている際にメモリダンプ動作が行なわ
れる。２はキーレシーバであつてメモリダンプキ
ーが押れているかいないかを検出している。３は
NMI（マスク不可能な割込み）発生回路、および
４はリセツト発生回路であつて前記NMI発生回
路からの出力信号に基づいてプロセツサ（CPU
………図示せず）のリセツトを行なう回路であ
る。
に設けられたメモリダンプキーであつて、このキ
ーが押されている際にメモリダンプ動作が行なわ
れる。２はキーレシーバであつてメモリダンプキ
ーが押れているかいないかを検出している。３は
NMI（マスク不可能な割込み）発生回路、および
４はリセツト発生回路であつて前記NMI発生回
路からの出力信号に基づいてプロセツサ（CPU
………図示せず）のリセツトを行なう回路であ
る。
このように構成された本発明による第１図の装
置の動作を第２図および第３図に示す動作説明図
を参照して説明する。まず、メモリダンプ処理を
行なわせたい場合には、メモリダンプキー１を押
す。これにより第２図ａに示すような信号がキー
レシーバ２を介して得られる。そうすると、その
出力がNMI発生回路３の入力へ与えられるので、
メモリダンプキー押下によるオン信号の立上りで
NMI発生回路３もオン状態になり、所定時間あ
るレベルを保ち、その後オフに移る立下り部分で
リセツト発生回路４を付勢して該リセツト発生回
路４を作動し、そのリセツト出力によつてプロセ
ツサ（図示せず）をリセツトする。また、前記
NMI発生回路３の出力は前記プロセツサのマス
ク不可能割り込みをかけるようになつている。な
お、上記動作において、キーレシーバ２を介して
ダンプメモリキー１のオン状態を表わすメモリダ
ンプキー信号を利用してプロセツサの主記憶装置
のプログラム読出しを直接行なうことも可能であ
る。
置の動作を第２図および第３図に示す動作説明図
を参照して説明する。まず、メモリダンプ処理を
行なわせたい場合には、メモリダンプキー１を押
す。これにより第２図ａに示すような信号がキー
レシーバ２を介して得られる。そうすると、その
出力がNMI発生回路３の入力へ与えられるので、
メモリダンプキー押下によるオン信号の立上りで
NMI発生回路３もオン状態になり、所定時間あ
るレベルを保ち、その後オフに移る立下り部分で
リセツト発生回路４を付勢して該リセツト発生回
路４を作動し、そのリセツト出力によつてプロセ
ツサ（図示せず）をリセツトする。また、前記
NMI発生回路３の出力は前記プロセツサのマス
ク不可能割り込みをかけるようになつている。な
お、上記動作において、キーレシーバ２を介して
ダンプメモリキー１のオン状態を表わすメモリダ
ンプキー信号を利用してプロセツサの主記憶装置
のプログラム読出しを直接行なうことも可能であ
る。
さて、第２図の動作説明図に戻つて、メモリダ
ンプキー１の押下によつて同図ｂのようにNMI
発生回路３からNMI信号が発生されると、プロ
セツサによる検出が行なわれた時にプログラム暴
走を含む主プログラムの走行が中断され、実行中
の各レジスタ（図示せず）の内容が主記憶装置の
スタツク領域に移される（第２図ｃ）。そして
NMI信号がある時間だけオン状態を続けた後で
オフ状態になる際に、その立下り部分でプロセツ
サをリセツト状態にしてしまう。一方NMI信号
がプロセツサで検出できない時でもリセツト状態
になる。そうして、ある時間このリセツト状態を
続けた後に、図示しないボタンを押してプロセツ
サを再びセツト状態にして主プログラムを再スタ
ートさせる。その結果、再スタートが切られた後
で、主プログラムによりメモリダンプキー１が押
されている状態が検出された時点でメモリダンプ
処理に入る。
ンプキー１の押下によつて同図ｂのようにNMI
発生回路３からNMI信号が発生されると、プロ
セツサによる検出が行なわれた時にプログラム暴
走を含む主プログラムの走行が中断され、実行中
の各レジスタ（図示せず）の内容が主記憶装置の
スタツク領域に移される（第２図ｃ）。そして
NMI信号がある時間だけオン状態を続けた後で
オフ状態になる際に、その立下り部分でプロセツ
サをリセツト状態にしてしまう。一方NMI信号
がプロセツサで検出できない時でもリセツト状態
になる。そうして、ある時間このリセツト状態を
続けた後に、図示しないボタンを押してプロセツ
サを再びセツト状態にして主プログラムを再スタ
ートさせる。その結果、再スタートが切られた後
で、主プログラムによりメモリダンプキー１が押
されている状態が検出された時点でメモリダンプ
処理に入る。
第３図は、第１図の装置の回路の各部分に現わ
れる信号波形の関係を補足的に示し、メモリダン
プキー１が押された際、キーレシーバ２の出力信
号の立上り（同図ａ）でNMI発生回路３をオン
にし（同図ｂ）、ある時間経過後その信号の立下
りでリセツト発生回路４をオン、すなわちリセツ
トをかける（同図ｃ）のようにしている。そして
このリセツト信号ｃにより、その立下り時点を利
用して第２図ｃに示すように主プログラムを停止
させ（プロセツサをリセツト状態にする）てい
る。その後の動作はすでに述べた通りである。
れる信号波形の関係を補足的に示し、メモリダン
プキー１が押された際、キーレシーバ２の出力信
号の立上り（同図ａ）でNMI発生回路３をオン
にし（同図ｂ）、ある時間経過後その信号の立下
りでリセツト発生回路４をオン、すなわちリセツ
トをかける（同図ｃ）のようにしている。そして
このリセツト信号ｃにより、その立下り時点を利
用して第２図ｃに示すように主プログラムを停止
させ（プロセツサをリセツト状態にする）てい
る。その後の動作はすでに述べた通りである。
(6) 発明の効果
以上述べたように、本発明においてはNMI発
生回路からのマスク不可能な信号とリセツト発生
回路からのリセツト信号を利用してプログラム暴
走を含むプログラムの走行を一時停止して、それ
を再スタートさせた際に、メモリダンプキー押下
の検出によりメモリダンプ処理に入るようにして
いるので、メモリダンプキーさえ押されていれ
ば、必ずメモリダンプが行なえる。したがつて、
本発明においては特にプログラムが暴走している
為にNMIが検出できないような状態であつても、
必ずNMIが認識されうる。
生回路からのマスク不可能な信号とリセツト発生
回路からのリセツト信号を利用してプログラム暴
走を含むプログラムの走行を一時停止して、それ
を再スタートさせた際に、メモリダンプキー押下
の検出によりメモリダンプ処理に入るようにして
いるので、メモリダンプキーさえ押されていれ
ば、必ずメモリダンプが行なえる。したがつて、
本発明においては特にプログラムが暴走している
為にNMIが検出できないような状態であつても、
必ずNMIが認識されうる。
第１図は本発明によるメモリダンプ方式を実現
する装置のブロツク図を示し、第２図は第１図の
装置によつて行なわれるメモリダンプ動作を説明
する動作説明図であり、第３図は第１図の回路の
各部の信号の状態を示す。 図中、１はメモリダンプキー、２はキーレシー
バ、３はNMI発生回路（マスク不可能割込信号
発生回路）、４はリセツト発生回路である。
する装置のブロツク図を示し、第２図は第１図の
装置によつて行なわれるメモリダンプ動作を説明
する動作説明図であり、第３図は第１図の回路の
各部の信号の状態を示す。 図中、１はメモリダンプキー、２はキーレシー
バ、３はNMI発生回路（マスク不可能割込信号
発生回路）、４はリセツト発生回路である。
Claims (1)
- 【特許請求の範囲】 １ メモリダンプキーと、マスク不可能割込み信
号を発生する非マスク割込信号発生回路と、リセ
ツト信号発生回路を備えたプロセツサであつて、 前記メモリダンプキーの押下信号によつて前記
マスク不可能割込信号発生回路を起動し、前記マ
スク不可能割込信号が所定時間継続した後に前記
リセツト信号発生回路を起動することにより、前
記プロセツサによるプログラム走行を停止させ、
前記リセツト信号が解除されて前記プロセツサに
よるプログラムのリスタートのときに、前記メモ
リダンプキーの押下信号の検出を行うことを特徴
とするメモリダンプ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56213074A JPS58115561A (ja) | 1981-12-29 | 1981-12-29 | メモリダンプ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56213074A JPS58115561A (ja) | 1981-12-29 | 1981-12-29 | メモリダンプ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58115561A JPS58115561A (ja) | 1983-07-09 |
| JPS642981B2 true JPS642981B2 (ja) | 1989-01-19 |
Family
ID=16633105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56213074A Granted JPS58115561A (ja) | 1981-12-29 | 1981-12-29 | メモリダンプ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58115561A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6091459A (ja) * | 1983-10-24 | 1985-05-22 | Fujitsu Ltd | デ−タ処理装置 |
| JPS60189563A (ja) * | 1984-03-11 | 1985-09-27 | Casio Comput Co Ltd | メモリダンプ駆動回路 |
| JPH0524997Y2 (ja) * | 1987-12-16 | 1993-06-24 |
-
1981
- 1981-12-29 JP JP56213074A patent/JPS58115561A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58115561A (ja) | 1983-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS642981B2 (ja) | ||
| JP2967219B2 (ja) | ディジタル・コンピュータの外部電源瞬断対処装置 | |
| JPS6136665B2 (ja) | ||
| JPH074669Y2 (ja) | 割込要求処理回路 | |
| JP2998299B2 (ja) | プロセッサ制御装置 | |
| JPH0149975B2 (ja) | ||
| JPS603735A (ja) | デ−タ処理装置 | |
| JPS5846451A (ja) | プログラム暴走検出処理方式 | |
| JPH01154258A (ja) | ウォッチドッグタイマによる誤動作検出装置 | |
| JPS6362773B2 (ja) | ||
| JPH0426138B2 (ja) | ||
| JPS60164852A (ja) | プログラム暴走監視方式 | |
| JPS6220013A (ja) | マイクロコンピユ−タ応用機器の電源切断装置 | |
| JPH01136251A (ja) | 自己診断方式 | |
| JPH04267438A (ja) | 二重例外検出装置 | |
| JPS58146907A (ja) | タイミング装置の診断方法 | |
| JPH05274173A (ja) | 擬似障害設定方式 | |
| JPH11110231A (ja) | 割込み制御方式 | |
| JPH0229833A (ja) | 保守診断方式 | |
| JPH01124037A (ja) | メモリダンプ方式 | |
| JPS62293436A (ja) | タスク管理装置 | |
| JPH0289544U (ja) | ||
| JPH05324416A (ja) | システムエラーヒストリー退避方式 | |
| JPH05282167A (ja) | 障害処理方法 | |
| JPH0426499B2 (ja) |