JPS6362773B2 - - Google Patents
Info
- Publication number
- JPS6362773B2 JPS6362773B2 JP56046543A JP4654381A JPS6362773B2 JP S6362773 B2 JPS6362773 B2 JP S6362773B2 JP 56046543 A JP56046543 A JP 56046543A JP 4654381 A JP4654381 A JP 4654381A JP S6362773 B2 JPS6362773 B2 JP S6362773B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- task
- interrupt
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 49
- 230000008569 process Effects 0.000 claims description 48
- 238000012545 processing Methods 0.000 claims description 20
- 238000005070 sampling Methods 0.000 claims description 20
- 238000012806 monitoring device Methods 0.000 claims description 10
- 238000012544 monitoring process Methods 0.000 claims description 2
- 230000004913 activation Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 5
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 102100021659 ER membrane protein complex subunit 10 Human genes 0.000 description 1
- 101000896290 Homo sapiens ER membrane protein complex subunit 10 Proteins 0.000 description 1
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Debugging And Monitoring (AREA)
- Monitoring And Testing Of Nuclear Reactors (AREA)
Description
本発明は、プロセス状態監視装置に係り、特
に、タスク群および該タスク群を管理するオペレ
ーテイングシステムが記憶されたメモリと、プロ
セス状態信号を取込み所定のプロセス状態信号が
入力されたときに割込み要求信号を出力するプロ
セス入出力装置と、前記割込み要求信号が入力さ
れたときに前記メモリに記憶されている各タスク
の内容に基づいて演算を行う中央処理装置とを含
むプロセス状態監視装置の改良に関する。 従来より、第１図に示すようなプロセス状態監
視装置が知られている。このプロセス状態監視装
置は、図に示すように、プロセス入出力装置２
と、中央処理装置（CPU）３と、リード・オン
リ・メモリ（ROM）４と、ランダム・アクセ
ス・メモリ（RAM）４′と、プロセス入出力装
置２、CPU３、ROM４およびRAM４′間の情報
伝達のためのメモリ・インタフエース７とを含ん
で構成されている。プロセス入出力装置２には、
プロセス１からのプロセス状態信号６が入力され
ており、所定のプロセス状態信号が入力されたと
きに割込み要求信号５を出力するようになつてい
る。また、ROM４には、サンプリングタスク、
その他の一般タスク群およびこれらのタスク群を
管理するオペレーテイングシステム（OS）が記
憶されている。 かかるプロセス状態監視装置においては、割込
み要求信号５がCPU３に入力されたとき、OSの
管理下にあるサンプリングタスクを一定時間T0
毎に起動させてプロセス状態を監視すると共に、
サンプリングタスクが起動されないときは、他の
一般タスクを起動させて別の処理を行うようにし
ている。このプロセス状態監視装置の動作を第２
図のタイムチヤートを参照して詳細に説明する。
一般タスクのソフト処理中に割込み要求信号５
が、プロセス入出力装置２からCPU３に入力さ
れると、レベルが一般タスクレベルより優先レベ
ルであるOSレベルにより、OSが起動される。す
ると、OSは、割込み起動処理Ａとして、実行中
であつた一般タスクの演算レジスタおよび状態レ
ジスタの退避を行い、サンプリングタスクを起動
する。サンプリングタスクの処理Ｂの終了後、再
びOSが起動され、割込み終了処理Ｃが行なわれ、
中断していた一般タスクの演算レジスタおよび状
態レジスタを元にもどし、一般タスクの処理が行
なわれる。次に割込み要求信号発生時から一定時
間T0が経過すると、タイマによる割込みが行な
われ、実行中の一般タスクの処理が中断され、再
びサンプリングタスクが起動されて処理が行なわ
れる。以下、前記の動作が繰り返されて、一定時
間T0の周期でサンプリングが行なわれる。 しかし、命令実行時間が数μsのプロセツサを用
いると、OSによつてタスク群を管理して高機能
化を図つているために、割込み起動処理Ａ、サン
プリングタスクの処理Ｂおよび割込み終了処理Ｃ
の合計処理時間が数ｍｓ〜数十ｍｓを要すること
になり、一定時間T0が数ｍｓ以下の高速周期の
サンプリングが実行できない、という問題点があ
る。 上記問題点を解消するために、一つのプロセツ
サに単一のタスクのみ実行させるようにして、高
速サンプリングタスクのみ実行させるような装置
も考えられるが、このような装置はOSを持たな
い専用機能型のものである。従つて、情報処理能
力が乏しくなり、マンマシンコミユニケーシヨ
ン、データの解析、ドキユメンテーシヨン等の能
力に欠ける、という問題点を有する。 本発明は、上記問題点を解消すべく成されたも
ので、タスク群および該タスク群を管理するオペ
レーテイングシステムが記憶されたメモリと、プ
ロセス状態信号を取込み所定のプロセス状態信号
が入力されたときに割込み要求信号を出力するプ
ロセス入出力装置と、前記割込み要求信号が入力
されたときに前記メモリに記憶されている各タス
クの内容に基づいて演算を行う中央処理装置とを
含むプロセス状態監視装置において、前記オペレ
ーテイングシステムに管理されない直接タスク
と、該直接タスク実行時のサンプリング周期を規
定するタイマとを設け、所定のプロセス状態が入
力されたときに前記プロセス入出力装置から前記
直接タスクを起動する信号を出力するようにする
ことにより上記目的を達成したものである。 以下図面を参照して本発明の一実施例を詳細に
説明する。本実施例は、第３図に示すように、プ
ロセス１からのプロセス状態信号６を取込むプロ
セス入出力装置２を含んで構成されている。プロ
セス入出力装置２は、プロセス入力部８と割込み
入力部９とから構成され、プロセス入力部８には
通常のプロセス状態信号が入力され、割込み入力
部９には所定のプロセス状態信号が入力される。
そして、割込み入力部９に所定のプロセス状態信
号が入力されたとき割込み入力部９は、直接タス
ク起動レベル割込み信号１３またはOS起動レベ
ル割込み信号１４を出力する。プロセス入出力装
置２は、CPU３に接続されている。CPU３は、
割込み制御部１２、タイマ制御部１１およびプロ
セツサ１０とから構成されている。割込み制御部
１２には、直接タスク起動レベル割込み信号１３
およびOS起動レベル割込み信号１４が入力され
る。また、割込み制御部１２は、割込み要求信号
５をプロセツサ１０に出力し、割込み制御部１２
にはプロセツサ１０から状態信号２７が入力され
る。タイマ制御部１１は、タイマカウンタ信号３
５をプロセツサ１０に出力し、プロセツサ１０か
らタイマ起動信号２８が入力される。プロセス入
出力装置２およびCPU３は、インターフエース
７を介してROM４およびRAM４′に接続されて
いる。 次に、第４図を参照して本実施例の割込み要因
とソフトウエア処理の相関を説明する。プロセス
１からプロセス入出力装置を介して出力され、ま
たは操作盤１７から出力されるOS起動レベル割
込み信号１４は、まずOS１５を起動し、OS１５
はその管理下にある一般タスク１９を起動する。
一方、プロセス１からプロセス入出力装置を介し
て出力される直接タスク起動レベル割込み信号１
３は、OS１５より高位のレベルでハードウエア
を駆動し、OS１５の管理下にない直接タスクで
ある高速サンプリングタスク（HSS）１８をOS
１５を介さずに起動する。なお、１８′はサンプ
リングタスク、２０は情報処理タスクである。 すなわち、直接タスク起動レベル割込み信号１
３またはOS起動レベル割込み信号１４が、第５
図に示すCPUを構成する割込み制御部１２内の
割込み要因レジスタ２１に入力されると、割込み
要因レジスタ２１によつて割込み有りと判定さ
れ、割込み要因信号２２がプロセツサ１０に出力
される。一方、直接タスク起動レベル割込み信号
１３は、割込みマスクレジスタＡの内容とアンド
回路２６ａで論理積がとられ、OS起動レベル割
込み信号１４は、割込みマスクレジスタＢの内容
とアンド回路２６ｂで論理積がとられる。更に、
アンド回路２６ａおよびアンド回路２６ｂの出力
は、オア回路２５で論理和がとられ、オア回路２
５からプロセツサ１０に割込み要求信号５が出力
される。 割込みマスクレジスタＡおよびＢの内容は、次
表に示すように、一般タスク１９実行中であると
きは、プロセツサ１０からの状態信号２７（第５
図）により、共に１にセツトされている。従つ
て、直接タスク起動レベル割込み信号１３、OS
起動レベル割込み信号１４のいずれによつてもプ
ロセツサ１０に割込み要求信号５が出力される。
また、OS１５が実行中であるときは、状態信号
１７により、割込みマスクレジスタＡの内容は１
に、割込みマスクレジスタＢの内容は０にセツト
されている。従つて、OS起動レベル割込み信号
１４によつてはプロセツサ１０に割込み要求信号
５は出力されず、直接タスク起動レベル信号１３
のみによつてプロセツサ１０に割込み要求信号５
が出力される。またHSS１８が実行中であると
きは、状態信号１７により、割込みマスクレジス
タＡおよびＢの内容が共に０にセツトされてい
る。従つて、直接タスク起動レベル割込み信号１
３、OS起動レベル割込み信号１４のいずれによ
つてもプロセツサ１０に割込み要求信号５が出力
されない。
に、タスク群および該タスク群を管理するオペレ
ーテイングシステムが記憶されたメモリと、プロ
セス状態信号を取込み所定のプロセス状態信号が
入力されたときに割込み要求信号を出力するプロ
セス入出力装置と、前記割込み要求信号が入力さ
れたときに前記メモリに記憶されている各タスク
の内容に基づいて演算を行う中央処理装置とを含
むプロセス状態監視装置の改良に関する。 従来より、第１図に示すようなプロセス状態監
視装置が知られている。このプロセス状態監視装
置は、図に示すように、プロセス入出力装置２
と、中央処理装置（CPU）３と、リード・オン
リ・メモリ（ROM）４と、ランダム・アクセ
ス・メモリ（RAM）４′と、プロセス入出力装
置２、CPU３、ROM４およびRAM４′間の情報
伝達のためのメモリ・インタフエース７とを含ん
で構成されている。プロセス入出力装置２には、
プロセス１からのプロセス状態信号６が入力され
ており、所定のプロセス状態信号が入力されたと
きに割込み要求信号５を出力するようになつてい
る。また、ROM４には、サンプリングタスク、
その他の一般タスク群およびこれらのタスク群を
管理するオペレーテイングシステム（OS）が記
憶されている。 かかるプロセス状態監視装置においては、割込
み要求信号５がCPU３に入力されたとき、OSの
管理下にあるサンプリングタスクを一定時間T0
毎に起動させてプロセス状態を監視すると共に、
サンプリングタスクが起動されないときは、他の
一般タスクを起動させて別の処理を行うようにし
ている。このプロセス状態監視装置の動作を第２
図のタイムチヤートを参照して詳細に説明する。
一般タスクのソフト処理中に割込み要求信号５
が、プロセス入出力装置２からCPU３に入力さ
れると、レベルが一般タスクレベルより優先レベ
ルであるOSレベルにより、OSが起動される。す
ると、OSは、割込み起動処理Ａとして、実行中
であつた一般タスクの演算レジスタおよび状態レ
ジスタの退避を行い、サンプリングタスクを起動
する。サンプリングタスクの処理Ｂの終了後、再
びOSが起動され、割込み終了処理Ｃが行なわれ、
中断していた一般タスクの演算レジスタおよび状
態レジスタを元にもどし、一般タスクの処理が行
なわれる。次に割込み要求信号発生時から一定時
間T0が経過すると、タイマによる割込みが行な
われ、実行中の一般タスクの処理が中断され、再
びサンプリングタスクが起動されて処理が行なわ
れる。以下、前記の動作が繰り返されて、一定時
間T0の周期でサンプリングが行なわれる。 しかし、命令実行時間が数μsのプロセツサを用
いると、OSによつてタスク群を管理して高機能
化を図つているために、割込み起動処理Ａ、サン
プリングタスクの処理Ｂおよび割込み終了処理Ｃ
の合計処理時間が数ｍｓ〜数十ｍｓを要すること
になり、一定時間T0が数ｍｓ以下の高速周期の
サンプリングが実行できない、という問題点があ
る。 上記問題点を解消するために、一つのプロセツ
サに単一のタスクのみ実行させるようにして、高
速サンプリングタスクのみ実行させるような装置
も考えられるが、このような装置はOSを持たな
い専用機能型のものである。従つて、情報処理能
力が乏しくなり、マンマシンコミユニケーシヨ
ン、データの解析、ドキユメンテーシヨン等の能
力に欠ける、という問題点を有する。 本発明は、上記問題点を解消すべく成されたも
ので、タスク群および該タスク群を管理するオペ
レーテイングシステムが記憶されたメモリと、プ
ロセス状態信号を取込み所定のプロセス状態信号
が入力されたときに割込み要求信号を出力するプ
ロセス入出力装置と、前記割込み要求信号が入力
されたときに前記メモリに記憶されている各タス
クの内容に基づいて演算を行う中央処理装置とを
含むプロセス状態監視装置において、前記オペレ
ーテイングシステムに管理されない直接タスク
と、該直接タスク実行時のサンプリング周期を規
定するタイマとを設け、所定のプロセス状態が入
力されたときに前記プロセス入出力装置から前記
直接タスクを起動する信号を出力するようにする
ことにより上記目的を達成したものである。 以下図面を参照して本発明の一実施例を詳細に
説明する。本実施例は、第３図に示すように、プ
ロセス１からのプロセス状態信号６を取込むプロ
セス入出力装置２を含んで構成されている。プロ
セス入出力装置２は、プロセス入力部８と割込み
入力部９とから構成され、プロセス入力部８には
通常のプロセス状態信号が入力され、割込み入力
部９には所定のプロセス状態信号が入力される。
そして、割込み入力部９に所定のプロセス状態信
号が入力されたとき割込み入力部９は、直接タス
ク起動レベル割込み信号１３またはOS起動レベ
ル割込み信号１４を出力する。プロセス入出力装
置２は、CPU３に接続されている。CPU３は、
割込み制御部１２、タイマ制御部１１およびプロ
セツサ１０とから構成されている。割込み制御部
１２には、直接タスク起動レベル割込み信号１３
およびOS起動レベル割込み信号１４が入力され
る。また、割込み制御部１２は、割込み要求信号
５をプロセツサ１０に出力し、割込み制御部１２
にはプロセツサ１０から状態信号２７が入力され
る。タイマ制御部１１は、タイマカウンタ信号３
５をプロセツサ１０に出力し、プロセツサ１０か
らタイマ起動信号２８が入力される。プロセス入
出力装置２およびCPU３は、インターフエース
７を介してROM４およびRAM４′に接続されて
いる。 次に、第４図を参照して本実施例の割込み要因
とソフトウエア処理の相関を説明する。プロセス
１からプロセス入出力装置を介して出力され、ま
たは操作盤１７から出力されるOS起動レベル割
込み信号１４は、まずOS１５を起動し、OS１５
はその管理下にある一般タスク１９を起動する。
一方、プロセス１からプロセス入出力装置を介し
て出力される直接タスク起動レベル割込み信号１
３は、OS１５より高位のレベルでハードウエア
を駆動し、OS１５の管理下にない直接タスクで
ある高速サンプリングタスク（HSS）１８をOS
１５を介さずに起動する。なお、１８′はサンプ
リングタスク、２０は情報処理タスクである。 すなわち、直接タスク起動レベル割込み信号１
３またはOS起動レベル割込み信号１４が、第５
図に示すCPUを構成する割込み制御部１２内の
割込み要因レジスタ２１に入力されると、割込み
要因レジスタ２１によつて割込み有りと判定さ
れ、割込み要因信号２２がプロセツサ１０に出力
される。一方、直接タスク起動レベル割込み信号
１３は、割込みマスクレジスタＡの内容とアンド
回路２６ａで論理積がとられ、OS起動レベル割
込み信号１４は、割込みマスクレジスタＢの内容
とアンド回路２６ｂで論理積がとられる。更に、
アンド回路２６ａおよびアンド回路２６ｂの出力
は、オア回路２５で論理和がとられ、オア回路２
５からプロセツサ１０に割込み要求信号５が出力
される。 割込みマスクレジスタＡおよびＢの内容は、次
表に示すように、一般タスク１９実行中であると
きは、プロセツサ１０からの状態信号２７（第５
図）により、共に１にセツトされている。従つ
て、直接タスク起動レベル割込み信号１３、OS
起動レベル割込み信号１４のいずれによつてもプ
ロセツサ１０に割込み要求信号５が出力される。
また、OS１５が実行中であるときは、状態信号
１７により、割込みマスクレジスタＡの内容は１
に、割込みマスクレジスタＢの内容は０にセツト
されている。従つて、OS起動レベル割込み信号
１４によつてはプロセツサ１０に割込み要求信号
５は出力されず、直接タスク起動レベル信号１３
のみによつてプロセツサ１０に割込み要求信号５
が出力される。またHSS１８が実行中であると
きは、状態信号１７により、割込みマスクレジス
タＡおよびＢの内容が共に０にセツトされてい
る。従つて、直接タスク起動レベル割込み信号１
３、OS起動レベル割込み信号１４のいずれによ
つてもプロセツサ１０に割込み要求信号５が出力
されない。
【表】
上記の割込み処理動作のフローチヤートを第６
図に示す。割込み信号を受信したときに、直接タ
スク起動レベル割込み信号１３かOS起動レベル
割込み信号１４かを判断する。直接タスク起動レ
ベル割込み信号１３であつて、マスクレジスタＡ
およびＢの内容が共に０でないときは、マスクレ
ジスタＡおよびＢの内容を０にセツトしHSS１
８を起動する。HSS１８終了後は、マスクレジ
スタＡおよびＢの内容を共に１にセツトしてお
く。また、割込み信号がOS起動レベル割込み信
号１４であれば、マスクレジスタＢの内容が０で
ないことを確認してOS１５を起動し、その後マ
スクレジスタＡおよびＢの内容を１にセツトして
一般タスク１９を起動する。以上により、HSS
１８起動中はいかなる割込みも受付けないことに
なる。 一方、直接タスク起動レベル割込み信号１３に
よつて割込み要求を受けたプロセツサ１０は、タ
イマ制御部１１にタイマ起動信号２８を出力し、
タイマを駆動させる。このタイマ制御部１１の動
作を第７図および第８図を参照して説明する。プ
ロセツサ１０からのタイマ起動信号２８を受信し
た制御回路２９は、タイマクリア信号３２の出力
を中断し、タイマセツト信号３３を出力する。タ
イマセツト信号３３は、アンド回路２６によつ
て、発振器３１の出力との論理積がとられる。こ
れによつて、アンド回路２６からカウントアツプ
信号３４が出力されてタイマカウンタ３０にセツ
トされる。プロセツサ１０は、タイマカウンタ３
０の内容をタイマカウンタ信号３５により取込
み、一定時間T0のサンプリング間隔が経過した
かどうかを監視し、一定時間T0周期のサンプリ
ング処理を行う。HSS１８の実行が終了すると、
プロセツサ１０はタイマ起動信号２８の出力を中
断する。従つて、制御回路２９からタイマセツト
信号３３の出力が中断されてタイマクリア信号３
２が出力され、タイマカウンタ３０の内容がクリ
アされる。 次に、本実施例のソフトウエア処理手順を第９
図を参照して説明する。一般タスク等の実行中
に、直接タスク起動レベル割込み信号１３によつ
て割込み要求がなされると、一般タスク１９また
はOS１５の実行が中断されてHSS１８が起動す
る。HSS１８は、第１０図に示すように、まず
状態レジスタおよび演算レジスタの内容をRAM
４′に退避させた後、タイマカウンタ３０を起動
する。そして、常にタイマカウンタ３０の内容を
取込み、一定時間T0が経過したかどうかを監視
し、一定時間T0が経過したときに、プロセス１
からプロセス状態信号６を取込み、RAM４′に
記憶する。以上のことを測定時間終了まで行う。
測定時間終了後は、タイマカウンタをクリアし、
退避させておいた状態レジスタおよび演算レジス
タの内容を元にもどす。HSS１８終了後は、中
断させていた一般タスク１９またはOS１５を続
行させる。このように、OSを介在させずに高速
のサンプリング処理を行うことが可能である。 次に、本発明を原子炉緊急スクラム時における
処理に応用した場合について、第１１図を参照し
て説明する。原子炉保護系３８からのスクラム信
号４３は、プロセス入出力装置２内の割込み入力
部９に入力され、割込み入力部９からCPU３に
直接タスク起動レベル割込み信号１３が出力さ
れ、HSSの起動を要求する。HSS１８は、原子
炉３９内の制御棒４０の位置を検出する位置検出
回路４１から出力されるドリフト信号４２をプロ
セス入力部８から取込み、メモリインターフエー
ス７を介してRAM４′に記憶させる。HSS１８
は、このドリフト信号４１の取込みをT0周期で
一定時間内行う。このようにドリフト信号を高速
で取込むことにより、各制御棒の挿入状態を正確
に測定できると共に、原子炉スクラム異常検出が
可能となる。 以上説明したように本発明によれば、例えば上
記のタスクの場合、最速で、一般機械命令実行時
間×（数十〜百数十）程度、即ち一般機械命令が
１〜2μsの処理装置であれば、ある事象が発生し
てから200μs以内の高速サンプリングが可能であ
るので、高速のプロセス状態サンプリング機能を
有すると共に、汎用性のあるOSやユーテイリテ
イを備えたプロセス状態監視装置を提供できる、
という優れた効果が得られる。
図に示す。割込み信号を受信したときに、直接タ
スク起動レベル割込み信号１３かOS起動レベル
割込み信号１４かを判断する。直接タスク起動レ
ベル割込み信号１３であつて、マスクレジスタＡ
およびＢの内容が共に０でないときは、マスクレ
ジスタＡおよびＢの内容を０にセツトしHSS１
８を起動する。HSS１８終了後は、マスクレジ
スタＡおよびＢの内容を共に１にセツトしてお
く。また、割込み信号がOS起動レベル割込み信
号１４であれば、マスクレジスタＢの内容が０で
ないことを確認してOS１５を起動し、その後マ
スクレジスタＡおよびＢの内容を１にセツトして
一般タスク１９を起動する。以上により、HSS
１８起動中はいかなる割込みも受付けないことに
なる。 一方、直接タスク起動レベル割込み信号１３に
よつて割込み要求を受けたプロセツサ１０は、タ
イマ制御部１１にタイマ起動信号２８を出力し、
タイマを駆動させる。このタイマ制御部１１の動
作を第７図および第８図を参照して説明する。プ
ロセツサ１０からのタイマ起動信号２８を受信し
た制御回路２９は、タイマクリア信号３２の出力
を中断し、タイマセツト信号３３を出力する。タ
イマセツト信号３３は、アンド回路２６によつ
て、発振器３１の出力との論理積がとられる。こ
れによつて、アンド回路２６からカウントアツプ
信号３４が出力されてタイマカウンタ３０にセツ
トされる。プロセツサ１０は、タイマカウンタ３
０の内容をタイマカウンタ信号３５により取込
み、一定時間T0のサンプリング間隔が経過した
かどうかを監視し、一定時間T0周期のサンプリ
ング処理を行う。HSS１８の実行が終了すると、
プロセツサ１０はタイマ起動信号２８の出力を中
断する。従つて、制御回路２９からタイマセツト
信号３３の出力が中断されてタイマクリア信号３
２が出力され、タイマカウンタ３０の内容がクリ
アされる。 次に、本実施例のソフトウエア処理手順を第９
図を参照して説明する。一般タスク等の実行中
に、直接タスク起動レベル割込み信号１３によつ
て割込み要求がなされると、一般タスク１９また
はOS１５の実行が中断されてHSS１８が起動す
る。HSS１８は、第１０図に示すように、まず
状態レジスタおよび演算レジスタの内容をRAM
４′に退避させた後、タイマカウンタ３０を起動
する。そして、常にタイマカウンタ３０の内容を
取込み、一定時間T0が経過したかどうかを監視
し、一定時間T0が経過したときに、プロセス１
からプロセス状態信号６を取込み、RAM４′に
記憶する。以上のことを測定時間終了まで行う。
測定時間終了後は、タイマカウンタをクリアし、
退避させておいた状態レジスタおよび演算レジス
タの内容を元にもどす。HSS１８終了後は、中
断させていた一般タスク１９またはOS１５を続
行させる。このように、OSを介在させずに高速
のサンプリング処理を行うことが可能である。 次に、本発明を原子炉緊急スクラム時における
処理に応用した場合について、第１１図を参照し
て説明する。原子炉保護系３８からのスクラム信
号４３は、プロセス入出力装置２内の割込み入力
部９に入力され、割込み入力部９からCPU３に
直接タスク起動レベル割込み信号１３が出力さ
れ、HSSの起動を要求する。HSS１８は、原子
炉３９内の制御棒４０の位置を検出する位置検出
回路４１から出力されるドリフト信号４２をプロ
セス入力部８から取込み、メモリインターフエー
ス７を介してRAM４′に記憶させる。HSS１８
は、このドリフト信号４１の取込みをT0周期で
一定時間内行う。このようにドリフト信号を高速
で取込むことにより、各制御棒の挿入状態を正確
に測定できると共に、原子炉スクラム異常検出が
可能となる。 以上説明したように本発明によれば、例えば上
記のタスクの場合、最速で、一般機械命令実行時
間×（数十〜百数十）程度、即ち一般機械命令が
１〜2μsの処理装置であれば、ある事象が発生し
てから200μs以内の高速サンプリングが可能であ
るので、高速のプロセス状態サンプリング機能を
有すると共に、汎用性のあるOSやユーテイリテ
イを備えたプロセス状態監視装置を提供できる、
という優れた効果が得られる。
第１図は、従来のプロセス状態監視装置のブロ
ツク図、第２図は、従来のプロセス状態監視装置
におけるソフトウエア処理のタイムチヤートを示
す線図、第３図は、本発明の一実施例を示すブロ
ツク図、第４図は、前記実施例の割込み要因とソ
フトウエア処理との相関を示す線図、第５図は、
前記実施例の割込み制御部の回路を示すブロツク
図、第６図は、前記実施例における割込み処理の
動作を示すフローチヤート、第７図は、前記実施
例のタイマ制御部のブロツク図、第８図は、前記
タイマ制御部のタイムチヤートを示す線図、第９
図は、前記実施例のソフトウエア処理のタイムチ
ヤートを示す線図、第１０図は、前記実施例のサ
ンプリングタスクの動作を示す線図、第１１図
は、本発明の応用例を示すブロツク図である。
ツク図、第２図は、従来のプロセス状態監視装置
におけるソフトウエア処理のタイムチヤートを示
す線図、第３図は、本発明の一実施例を示すブロ
ツク図、第４図は、前記実施例の割込み要因とソ
フトウエア処理との相関を示す線図、第５図は、
前記実施例の割込み制御部の回路を示すブロツク
図、第６図は、前記実施例における割込み処理の
動作を示すフローチヤート、第７図は、前記実施
例のタイマ制御部のブロツク図、第８図は、前記
タイマ制御部のタイムチヤートを示す線図、第９
図は、前記実施例のソフトウエア処理のタイムチ
ヤートを示す線図、第１０図は、前記実施例のサ
ンプリングタスクの動作を示す線図、第１１図
は、本発明の応用例を示すブロツク図である。
Claims (1)
- １ タスク群および該タスク群を管理するオペレ
ーテイングシステムが記憶されたメモリと、プロ
セス状態信号を取込み所定のプロセス状態信号が
入力されたときに割込み要求信号を出力するプロ
セス入出力装置と、前記割込み要求信号が入力さ
れたときに前記メモリに記憶されている各タスク
の内容に基づいて演算を行う中央処理装置とを含
むプロセス状態監視装置において、前記オペレー
テイングシステムに管理されない直接タスクと、
該直接タスク実行時のサンプリング周期を規定す
るタイマとを設け、所定のプロセス状態が入力さ
れたときに前記プロセス入出力装置から前記直接
タスクを起動する信号を出力するようにしたこと
を特徴とするプロセス状態監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56046543A JPS57161954A (en) | 1981-03-31 | 1981-03-31 | Monitor device for process state |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56046543A JPS57161954A (en) | 1981-03-31 | 1981-03-31 | Monitor device for process state |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57161954A JPS57161954A (en) | 1982-10-05 |
| JPS6362773B2 true JPS6362773B2 (ja) | 1988-12-05 |
Family
ID=12750211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56046543A Granted JPS57161954A (en) | 1981-03-31 | 1981-03-31 | Monitor device for process state |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57161954A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136233A (ja) * | 1986-11-28 | 1988-06-08 | Fujitsu Ltd | タイマサ−ビス利用プロセスのスケジユ−ル方式 |
-
1981
- 1981-03-31 JP JP56046543A patent/JPS57161954A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57161954A (en) | 1982-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4072852A (en) | Digital computer monitoring and restart circuit | |
| TW200416605A (en) | Method for meeting SMI duration limits by time slicing SMI handlers | |
| JPS6362773B2 (ja) | ||
| JP3207564B2 (ja) | イベント記録方法及び装置 | |
| JPS6045453B2 (ja) | 多重プロセツサ | |
| JPS5854933A (ja) | 核医学デ−タ処理装置 | |
| JPS642981B2 (ja) | ||
| JP2550708B2 (ja) | デバッグ方式 | |
| JP2814587B2 (ja) | ウォッチドッグタイマ | |
| JPS63118964A (ja) | 情報処理装置 | |
| SU881753A1 (ru) | Устройство дл контрол процессора | |
| JPS5981739A (ja) | 情報処理装置 | |
| JP2557785Y2 (ja) | シングルチップマイクロコンピュータ | |
| JPH02264340A (ja) | マイクロプロセッサ | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JP2537815B2 (ja) | デ−タ転送装置 | |
| JPH0149975B2 (ja) | ||
| JPS63257041A (ja) | リアルタイムｏｓのシステム診断方式 | |
| JPH05324416A (ja) | システムエラーヒストリー退避方式 | |
| JPH0355640A (ja) | 周辺制御装置の障害解析情報採取方式 | |
| JPH0251742A (ja) | プログラム暴走防止方式 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH07104797B2 (ja) | システム診断方式 | |
| JPH087692B2 (ja) | 仮想計算機システムにおけるタイマ制御方式 | |
| JPH05274173A (ja) | 擬似障害設定方式 |