JPS6136665B2 - - Google Patents
Info
- Publication number
- JPS6136665B2 JPS6136665B2 JP56086620A JP8662081A JPS6136665B2 JP S6136665 B2 JPS6136665 B2 JP S6136665B2 JP 56086620 A JP56086620 A JP 56086620A JP 8662081 A JP8662081 A JP 8662081A JP S6136665 B2 JPS6136665 B2 JP S6136665B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processing
- program
- interrupt processing
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 10
- 230000007257 malfunction Effects 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明はコンピユータの割込み誤動作防止方法
に関し、特にマイクロコンピユータの割込み誤動
作防止方法に関する。
に関し、特にマイクロコンピユータの割込み誤動
作防止方法に関する。
コンピユータは、通常、入出力機器等からの外
部要求に応じて実行中のプログラム処理を一時中
断して優先的に別のプログラム処理を行なう割込
み処理機能を有している。
部要求に応じて実行中のプログラム処理を一時中
断して優先的に別のプログラム処理を行なう割込
み処理機能を有している。
例えば、マイクロコンピユータにおいて、割込
み処理は次の様に行なわれる。
み処理は次の様に行なわれる。
先ず、マイクロコンピユータは、プログラムの
各命令サイクルの終了時に割込み端子のレベルを
検出することによつて割込み要求の有無をチエツ
クし、第１図のようにマイクロコンピユータ１の
割込み端子が低レベルになると、割込み処理
の要求と判断してプログラムカウンタをはじめ各
種のレジスタの内容をメモリ等に退避記憶させ
る。次に、割込み処理プログラムの開始番地が予
め指定されたメモリに記憶されているので、この
メモリの内容をプログラムカウンタにロードして
割込み処理動作を開始する。
各命令サイクルの終了時に割込み端子のレベルを
検出することによつて割込み要求の有無をチエツ
クし、第１図のようにマイクロコンピユータ１の
割込み端子が低レベルになると、割込み処理
の要求と判断してプログラムカウンタをはじめ各
種のレジスタの内容をメモリ等に退避記憶させ
る。次に、割込み処理プログラムの開始番地が予
め指定されたメモリに記憶されているので、この
メモリの内容をプログラムカウンタにロードして
割込み処理動作を開始する。
次いで、割込み処理が終了すると割込み処理開
始時にメモリ等に記憶させた内容をプログラムカ
ウンタ及び各種レジスタに読み出して再び元のプ
ログラム処理へ戻るようになつている。
始時にメモリ等に記憶させた内容をプログラムカ
ウンタ及び各種レジスタに読み出して再び元のプ
ログラム処理へ戻るようになつている。
しかしながら、マイクロコンピユータは、大型
のコンピユータに比べてノイズ対策が完全でない
ので周囲の環境等によつては割込み端子に外
部入出力機器等から低レベルの割込み要求信号が
供給されなくとも割込み端子ライン等に乗つたノ
イズによつて割込み処理を開始して不要な割込み
処理をなすという問題点があつた。
のコンピユータに比べてノイズ対策が完全でない
ので周囲の環境等によつては割込み端子に外
部入出力機器等から低レベルの割込み要求信号が
供給されなくとも割込み端子ライン等に乗つたノ
イズによつて割込み処理を開始して不要な割込み
処理をなすという問題点があつた。
そこで、本発明の目的は、上記問題点を解決し
てノイズによる割込み処理動作を回避し得るコン
ピユータの割込み誤動作防止方法を提供すること
である。
てノイズによる割込み処理動作を回避し得るコン
ピユータの割込み誤動作防止方法を提供すること
である。
本発明によるコンピユータの割込み誤動作防止
方法は、割込み処理においてその処理動作の開始
直後に割込み端子とは別の所定入力端子が所定レ
ベルであれば割込み処理を続行し所定入力端子が
所定レベルでなければ割込み直前のプログラム処
理に戻る方法である。
方法は、割込み処理においてその処理動作の開始
直後に割込み端子とは別の所定入力端子が所定レ
ベルであれば割込み処理を続行し所定入力端子が
所定レベルでなければ割込み直前のプログラム処
理に戻る方法である。
以下、本発明の実施例を第２図及び第３図を参
照して詳細に説明する。
照して詳細に説明する。
第２図に示すように、マイクロコンピユータ２
においては、外部入出力機器からの割込み要求信
号が割込み端子と共に入力ポートＡに供給さ
れるようになつている。
においては、外部入出力機器からの割込み要求信
号が割込み端子と共に入力ポートＡに供給さ
れるようになつている。
このマイクロコンピユータ２における割込み処
理の動作を第３図のフロー図によつて説明する。
先ず、割込み端子が低レベルになると割込み
処理の要求と判断し実行中の主プログラム処理を
中断して従来同様にプログラムカウンタをはじめ
各種のレジスタの内容をメモリ等に退避記憶さ
せ、割込み処理プログラムの開始番地が記憶され
たメモリからその内容をプログラムカウンタにロ
ードして割込み処理を開始する(11)。割込み処理プ
ログラムは、割込み端子に供給された信号が
割込み要求信号であるかを確認する割込み確認プ
ログラムが先ず処理され、その処理結果に応じて
実際の割込み処理プログラムが処理されるように
作成されている。よつて、次に、マイクロコンピ
ユータ２は、割込み確認プログラムに応じた処理
動作を行ない、先ず、割込み処理の開始と共に所
定時間tdを計測する(12)。そして、所定時間tdを計
測すると、入力ポートＡのレベルが低レベルであ
るか否かを判断する（13）。割込要求信号のバル
ス幅をt1とするとt1は所定時間tdより大であり、
またノイズのパルス幅は極めて小さいので、所定
時間tdより大になることはない。このため、例え
ば、第２図の符号Ａで示すような割込み要求信号
が割込み端子及び入力ポートＡに供給されて
いる場合には、入力ポートＡが低レベルであるの
で実際の割込みプログラム処理を行なう（14）。
次いで、割込みプログラム処理が終了するとメモ
リ等に退避記憶させた主プログラム処理中断時の
プログラムカウンタ及び各種のレジスタの内容を
読み出して再び主プログラム処理に戻る（15）。
理の動作を第３図のフロー図によつて説明する。
先ず、割込み端子が低レベルになると割込み
処理の要求と判断し実行中の主プログラム処理を
中断して従来同様にプログラムカウンタをはじめ
各種のレジスタの内容をメモリ等に退避記憶さ
せ、割込み処理プログラムの開始番地が記憶され
たメモリからその内容をプログラムカウンタにロ
ードして割込み処理を開始する(11)。割込み処理プ
ログラムは、割込み端子に供給された信号が
割込み要求信号であるかを確認する割込み確認プ
ログラムが先ず処理され、その処理結果に応じて
実際の割込み処理プログラムが処理されるように
作成されている。よつて、次に、マイクロコンピ
ユータ２は、割込み確認プログラムに応じた処理
動作を行ない、先ず、割込み処理の開始と共に所
定時間tdを計測する(12)。そして、所定時間tdを計
測すると、入力ポートＡのレベルが低レベルであ
るか否かを判断する（13）。割込要求信号のバル
ス幅をt1とするとt1は所定時間tdより大であり、
またノイズのパルス幅は極めて小さいので、所定
時間tdより大になることはない。このため、例え
ば、第２図の符号Ａで示すような割込み要求信号
が割込み端子及び入力ポートＡに供給されて
いる場合には、入力ポートＡが低レベルであるの
で実際の割込みプログラム処理を行なう（14）。
次いで、割込みプログラム処理が終了するとメモ
リ等に退避記憶させた主プログラム処理中断時の
プログラムカウンタ及び各種のレジスタの内容を
読み出して再び主プログラム処理に戻る（15）。
ところが、第２図の符号Ｂで示すようなノイズ
によつて割込み処理が開始された場合、所定時間
td後の入力ポートＡのレベルは高レベルであるの
でマイクロコンピユータ２は実際の割込みプログ
ラム処理を行なわずに主プログラム処理に戻るの
である（15）。
によつて割込み処理が開始された場合、所定時間
td後の入力ポートＡのレベルは高レベルであるの
でマイクロコンピユータ２は実際の割込みプログ
ラム処理を行なわずに主プログラム処理に戻るの
である（15）。
このように、本発明によるコンピユータの割込
み誤動作防止方法は、割込み処理において割込み
要求信号であるか確認してから実際の割込みプロ
グラム処理を行なう方法であるため、ノイズによ
つてコンピユータの動作が割込み処理に移行して
も実際の割込みプログラム処理を行なうことを防
止できるのである。
み誤動作防止方法は、割込み処理において割込み
要求信号であるか確認してから実際の割込みプロ
グラム処理を行なう方法であるため、ノイズによ
つてコンピユータの動作が割込み処理に移行して
も実際の割込みプログラム処理を行なうことを防
止できるのである。
第１図はマイクロコンピユータにおける割込み
要求信号ラインの接続の従来例を示す図、第２図
は本発明による割込み誤動作防止方法を用いたマ
イクロコンピユータにおける割込み要求信号ライ
ンの接続を示す図、第３図は第２図のマイクロコ
ンピユータにおける割込み処理の動作フロー図で
ある。 主要部分の符号の説明 １，２…マイクロコン
ピユータ、…割込み端子。
要求信号ラインの接続の従来例を示す図、第２図
は本発明による割込み誤動作防止方法を用いたマ
イクロコンピユータにおける割込み要求信号ライ
ンの接続を示す図、第３図は第２図のマイクロコ
ンピユータにおける割込み処理の動作フロー図で
ある。 主要部分の符号の説明 １，２…マイクロコン
ピユータ、…割込み端子。
Claims (1)
- １ 割込み端子が所定レベルになると実行中のプ
ログラム処理を中断して割込み処理を行なうコン
ピユータの割込み誤動作防止法であつて、前記割
込み処理においてその処理動作の開始から所定時
間後に前記割込み端子とは別の所定入力端子が前
記所定レベルであれば前記割込み処理を続行し前
記所定入力端子が前記所定レベルでなければ前記
プログラム処理に戻ることを特徴とする割込み誤
動作防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56086620A JPS57201947A (en) | 1981-06-05 | 1981-06-05 | Preventing method for interruption malfunction of computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56086620A JPS57201947A (en) | 1981-06-05 | 1981-06-05 | Preventing method for interruption malfunction of computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57201947A JPS57201947A (en) | 1982-12-10 |
| JPS6136665B2 true JPS6136665B2 (ja) | 1986-08-19 |
Family
ID=13892060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56086620A Granted JPS57201947A (en) | 1981-06-05 | 1981-06-05 | Preventing method for interruption malfunction of computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57201947A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5920029A (ja) * | 1982-07-27 | 1984-02-01 | Fuji Xerox Co Ltd | センサ−信号取込装置 |
| JPS60243751A (ja) * | 1984-05-17 | 1985-12-03 | Meidensha Electric Mfg Co Ltd | コンピユ−タにおける不正割り込み監視回路 |
| JPS6195454A (ja) * | 1984-10-17 | 1986-05-14 | Matsushita Electric Ind Co Ltd | マイクロコンピユ−タ |
| JPS61110242A (ja) * | 1984-11-02 | 1986-05-28 | Sanyo Electric Co Ltd | マイクロコンピユ−タの割込み信号検出方法 |
| JPH03156553A (ja) * | 1989-11-14 | 1991-07-04 | Hitachi Ltd | Ｄｍａ制御装置および情報処理システム |
-
1981
- 1981-06-05 JP JP56086620A patent/JPS57201947A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57201947A (en) | 1982-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0743653B2 (ja) | 割込みコントローラ | |
| US5257269A (en) | Error controller for use in debugging microprocessor | |
| JPS6136665B2 (ja) | ||
| JPS5878239A (ja) | 演算制御回路 | |
| JPS6218939B2 (ja) | ||
| JPH04266141A (ja) | スタックオーバーフロー検出方式 | |
| JPH074669Y2 (ja) | 割込要求処理回路 | |
| JPS6212538B2 (ja) | ||
| JPS6158054A (ja) | プログラムの暴走検出方式 | |
| JPS58192152A (ja) | プロセスの終了監視方式 | |
| JP3182373B2 (ja) | マイクロコンピュータ装置 | |
| JPS6148741B2 (ja) | ||
| JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| JPH08249206A (ja) | スタック領域破壊検出機能付き計算機 | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JP2587881B2 (ja) | 画像形成装置 | |
| JPH05108384A (ja) | マイクロプロセツサ | |
| JPS61110242A (ja) | マイクロコンピユ−タの割込み信号検出方法 | |
| JPH06250864A (ja) | プログラマブルコントローラの誤出力防止方法 | |
| JPH0149975B2 (ja) | ||
| JPH0319574B2 (ja) | ||
| JPH02166523A (ja) | コンピュータの割込み誤動作防止装置 | |
| JPS61121140A (ja) | コンピユ−タの暴走検出方式 | |
| JPH07319712A (ja) | 割込処理方法及びデータ処理装置 | |
| JPS603217B2 (ja) | メモリ・ダンプ起動方式 |