JPS6091459A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6091459A JPS6091459A JP58198841A JP19884183A JPS6091459A JP S6091459 A JPS6091459 A JP S6091459A JP 58198841 A JP58198841 A JP 58198841A JP 19884183 A JP19884183 A JP 19884183A JP S6091459 A JPS6091459 A JP S6091459A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- dump
- program
- microprocessor
- reset function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、マイクロプロセッサ（μ−ＣＰＵ）などのデ
ータ処理部を備えたデータ処理装置に係り。
ータ処理部を備えたデータ処理装置に係り。
データ処理部がどのような状態にあっても、そのデータ
処理部によってメモリ・ダンプが可能なデータ処理装置
に関するものである。
処理部によってメモリ・ダンプが可能なデータ処理装置
に関するものである。
一般に記憶装置の全部又は一部の内容を他の記憶媒体上
へ複写することをメモリ・ダンプと呼ぶ。
へ複写することをメモリ・ダンプと呼ぶ。
通常はデータ処理システムにおける内部記憶装置（メモ
リ等）の内容を外部記憶装置（磁気ディスク装置等）に
記録したり又はプリンタによってその内容を印刷したり
することをメモリ・ダンプと呼んで―る。主としてメモ
リ・ダンプは障害発生時の原因追求や、デパックなどを
目的として行なわれる。
リ等）の内容を外部記憶装置（磁気ディスク装置等）に
記録したり又はプリンタによってその内容を印刷したり
することをメモリ・ダンプと呼んで―る。主としてメモ
リ・ダンプは障害発生時の原因追求や、デパックなどを
目的として行なわれる。
従来のメモリ・ダンプ方式は、データ処理部（以下、マ
イクロプロセッサと称す）に割込信号を送出することに
よって行っている。即ち、マイクロプロセッサの制御プ
ログラムが異常検出可能な状態であれば、異常状態の発
生に対して当然どこかで検出され、マイクロプロセッサ
に外部から割込信号を印加する。そしてマイクロプロセ
ッサは。
イクロプロセッサと称す）に割込信号を送出することに
よって行っている。即ち、マイクロプロセッサの制御プ
ログラムが異常検出可能な状態であれば、異常状態の発
生に対して当然どこかで検出され、マイクロプロセッサ
に外部から割込信号を印加する。そしてマイクロプロセ
ッサは。
ダンプ−ルーチンにとび、メモリ・ダンプを実行してい
る。しかし、マイクロプロセッサが割込信号すら受け付
けられない割込禁止の状態では、異常状態が発生しても
割込信号を上げることができず、ダンプ・ルーチンにと
ぶことができない、そのため、従来のメモリ・ダンプ方
式では、メモリ・ダンプが実行不可能な状態が生じると
いう欠点がある。また、マイクロプロセッサ等のデータ
処理部は電源のパワー・オン信号によシリセット状態と
なり初期化され再起動をかけられるが、従来、パワー・
オン・リセットにより初期化され再起動をかけられても
、それ以前がどのような状態であったかは全く意識して
いない、つｔす、パワー・オン・リセットされる以前に
異常状態が発生していた場合であっても、メモリ・ダン
プな実行することは行われず、障害追求もできず、マイ
クロプロセッサによって通常のイニシャル・ルーチンが
起動されるようになっている。
る。しかし、マイクロプロセッサが割込信号すら受け付
けられない割込禁止の状態では、異常状態が発生しても
割込信号を上げることができず、ダンプ・ルーチンにと
ぶことができない、そのため、従来のメモリ・ダンプ方
式では、メモリ・ダンプが実行不可能な状態が生じると
いう欠点がある。また、マイクロプロセッサ等のデータ
処理部は電源のパワー・オン信号によシリセット状態と
なり初期化され再起動をかけられるが、従来、パワー・
オン・リセットにより初期化され再起動をかけられても
、それ以前がどのような状態であったかは全く意識して
いない、つｔす、パワー・オン・リセットされる以前に
異常状態が発生していた場合であっても、メモリ・ダン
プな実行することは行われず、障害追求もできず、マイ
クロプロセッサによって通常のイニシャル・ルーチンが
起動されるようになっている。
本発明は、上記の考察に基づくものであって。
マイクロプロセッサが如何なる状態にあっても。
異常状態の発生に対してメモリ・ダンプを採取すること
が可能なデータ処理装置を提供することを目的とするも
のである。
が可能なデータ処理装置を提供することを目的とするも
のである。
そのために本発明のデータ処理装置は、制御メモリと１
作業メモリと、補助記憶装置と、電源装置と、該電源装
置のパワー・オン信号によシ上記制御メモリに格納され
ている起動プログラムを起動するリセット機能を備えた
マイクロプロセッサとを具備する情報処理システムにお
いて、ダンプ要求を指示するダンプ要求手段と、ダンプ
要求があるか否かの状態を保持するダンプ要求保持手段
と、上記ダンプ要求手段の指示によシ上記ダンプ要求保
持手段なダンプ要求がある状態に保持して上記マイクロ
プロセッサのリセット機能を動作させるダンプ要求制御
手段とを設けると共に、上記制御メモリは、少なくとも
上記リセット機能により起動される起動プログラムと異
常発生時のメモリの内容を上記補助記憶装置にダンプす
るためのメモリ・ダンプ・プログラムを格納し、上記起
動プログラムは、上記リセット機能により起動されたと
き、上記ダンプ要求保持手段をみてダンプ要求がある状
態に保持されていることを条件に上記メモリ・ダンプ・
プログラムを起動するように構成されたことを特徴とす
るものである。
作業メモリと、補助記憶装置と、電源装置と、該電源装
置のパワー・オン信号によシ上記制御メモリに格納され
ている起動プログラムを起動するリセット機能を備えた
マイクロプロセッサとを具備する情報処理システムにお
いて、ダンプ要求を指示するダンプ要求手段と、ダンプ
要求があるか否かの状態を保持するダンプ要求保持手段
と、上記ダンプ要求手段の指示によシ上記ダンプ要求保
持手段なダンプ要求がある状態に保持して上記マイクロ
プロセッサのリセット機能を動作させるダンプ要求制御
手段とを設けると共に、上記制御メモリは、少なくとも
上記リセット機能により起動される起動プログラムと異
常発生時のメモリの内容を上記補助記憶装置にダンプす
るためのメモリ・ダンプ・プログラムを格納し、上記起
動プログラムは、上記リセット機能により起動されたと
き、上記ダンプ要求保持手段をみてダンプ要求がある状
態に保持されていることを条件に上記メモリ・ダンプ・
プログラムを起動するように構成されたことを特徴とす
るものである。
以下１本発明の実施例を＠面を参照しつつ説明する。
第１図は本発明の１実施例構成を示す図、第２図はスイ
ッチ制御部の構成例と動作を説明する図。
ッチ制御部の構成例と動作を説明する図。
第３図は本発明のパワー・オン・リセット時の処理の流
れを説明する図である。
れを説明する図である。
第１図において、ｌは電源、２はマイクロプロセッサ（
μ−ＣＰＵ）、３は制御メモリ、４は作業メモ１）、５
はディスク装置、６はディスク制御部。
μ−ＣＰＵ）、３は制御メモリ、４は作業メモ１）、５
はディスク装置、６はディスク制御部。
７はスイッチ制御部、８はレジスタ、９はオア・ゲー）
、８Ｗはダンプ要求スイッチを示す、レジスタ８は、特
定のビットにダンプ要求信号がセットされるものであり
、スイッチ制御部７は、ダンプ要求スイッチＳＷが押下
されるとそれをラッチしてレジスタ８にダンプ要求信号
をセットするものであり、電源ｌのパワー・オン信号が
アクティブになるとラッチがリセットされる。このスイ
ッチ制御部７の構成例及び動作を第２図（ａｔ 、 （
ｂｌを用いて説明する。第２図において、７１はインバ
ータ、７２と７３はフリップフロップ（以下ＦＦと称す
）ｓ７４はアンドゲートである。
、８Ｗはダンプ要求スイッチを示す、レジスタ８は、特
定のビットにダンプ要求信号がセットされるものであり
、スイッチ制御部７は、ダンプ要求スイッチＳＷが押下
されるとそれをラッチしてレジスタ８にダンプ要求信号
をセットするものであり、電源ｌのパワー・オン信号が
アクティブになるとラッチがリセットされる。このスイ
ッチ制御部７の構成例及び動作を第２図（ａｔ 、 （
ｂｌを用いて説明する。第２図において、７１はインバ
ータ、７２と７３はフリップフロップ（以下ＦＦと称す
）ｓ７４はアンドゲートである。
メモリのダンプ要求スイッチＳＷがＯＮとなると、イン
バー１７１を介シテ信号ＤＩ がＦＦ７２に入力され、
ＦＦ７２はセットされる。ＦＦ’７２の出力Ｑｌはさら
にＦＦ７３に入力される。 ＦＦ７２と７３はそれぞれ
同一のクロックが入力されており、ＦＦ７２の出力Ｑｌ
とＦＦ７３の出力Ｑ２はｌクロック遅延を生じる。そし
て出力Ｑ】とＱ２がアンドゲート７４に入力されて論理
積が取られ、その出力は第２図（ｂｌのようになる。ア
ンドゲート７４の出力はスイッチ制御部７の出力信号と
なってレジスタ８の特定のビットにダンプ要求信号をセ
ットする。
バー１７１を介シテ信号ＤＩ がＦＦ７２に入力され、
ＦＦ７２はセットされる。ＦＦ’７２の出力Ｑｌはさら
にＦＦ７３に入力される。 ＦＦ７２と７３はそれぞれ
同一のクロックが入力されており、ＦＦ７２の出力Ｑｌ
とＦＦ７３の出力Ｑ２はｌクロック遅延を生じる。そし
て出力Ｑ】とＱ２がアンドゲート７４に入力されて論理
積が取られ、その出力は第２図（ｂｌのようになる。ア
ンドゲート７４の出力はスイッチ制御部７の出力信号と
なってレジスタ８の特定のビットにダンプ要求信号をセ
ットする。
マイクロプロセッサ２は、電源投入時に電源ｌのパワー
・オン信号により、又はダンプ要求スイッチＳＷの押下
時にスイッチ制御部７のラッチ出力によりリセット信号
がアクティブにされると、制御メモリ３の起動プログラ
ムを起動する。起動プログラムが起動されると、レジス
タ８を参照し。
・オン信号により、又はダンプ要求スイッチＳＷの押下
時にスイッチ制御部７のラッチ出力によりリセット信号
がアクティブにされると、制御メモリ３の起動プログラ
ムを起動する。起動プログラムが起動されると、レジス
タ８を参照し。
ダンプ要求信号がリセットされているときにはパワー・
オンを認識してパワー・オン・プログラムを起動し、ダ
ンプ要求信号がセットされているときにはダンプ要求を
認識してメモリ・ダンプ・プログラムを起動する。制御
メモリ３には、このようにマイクロプロセッサ２のリセ
ット信号がアクティブにされて起動されたとき、レジス
タ８の参照を行ったり、メモリ・チェックを行ったりす
る起動時に必要な最小限の起動プログラムやパワー・オ
ン・プログラム、メモリ・ダンプ・プログラムが予め格
納されている。なお、上述の起動プログラムはパワー・
オン・プログラムに含めるようにしてもよい、一般に、
パワー・オン・プログラムやメモリ・ダンプ・プログラ
ムなどはＲＯＭによって構成され、ディスク装置５から
制御プログラムをロードする部分の制御メモリはＲＡＭ
によって構成される。
オンを認識してパワー・オン・プログラムを起動し、ダ
ンプ要求信号がセットされているときにはダンプ要求を
認識してメモリ・ダンプ・プログラムを起動する。制御
メモリ３には、このようにマイクロプロセッサ２のリセ
ット信号がアクティブにされて起動されたとき、レジス
タ８の参照を行ったり、メモリ・チェックを行ったりす
る起動時に必要な最小限の起動プログラムやパワー・オ
ン・プログラム、メモリ・ダンプ・プログラムが予め格
納されている。なお、上述の起動プログラムはパワー・
オン・プログラムに含めるようにしてもよい、一般に、
パワー・オン・プログラムやメモリ・ダンプ・プログラ
ムなどはＲＯＭによって構成され、ディスク装置５から
制御プログラムをロードする部分の制御メモリはＲＡＭ
によって構成される。
次に、電源のパワー・オン信号、又はスイッチ制御部の
ダンプ要求スイッチ押下信号によりマイクロプロセッサ
のリセット信号がアクティブにされたときの処理の流れ
を第２図を参照しつつ説明する。
ダンプ要求スイッチ押下信号によりマイクロプロセッサ
のリセット信号がアクティブにされたときの処理の流れ
を第２図を参照しつつ説明する。
■ プログラム・カウンタをｏｏｏｏ番地にセットする
０次に■の処理を行う。
０次に■の処理を行う。
■ ０番地より起動プログラムを実行する０次に■の処
理を行う。
理を行う。
■ ダンプ要求が有か無かを調べる。
有の場合には■の処理を行い、無の場合には■の処理を
行う。
行う。
■ メモリ・ダンプ・ルーチンヘジャンプする。
次に■の処理を行う。
■ 作業用メモリ（制御メモリ３と作業メモリ４）の内
容を外部に出力する。即ちメモリ・ダンプな実行する１
次に■の処理を行う。
容を外部に出力する。即ちメモリ・ダンプな実行する１
次に■の処理を行う。
■ イニシャル・ルーチンへジャンプする。 次に■の
処理を行う。
処理を行う。
■ 制御プログラムをディスク装置から制御メモリ（Ｒ
ＡＭ）上ヘロードする０次に■の処理を行う。
ＡＭ）上ヘロードする０次に■の処理を行う。
■ 制御メモリ上のプログラムヘジャンプする。
これＫより、マイクロプロセッサが如何なる状態にあっ
ても、異常発生時のメモリの内容をディスク装置等の補
助記憶装置に格納することが可能となる。
ても、異常発生時のメモリの内容をディスク装置等の補
助記憶装置に格納することが可能となる。
以上の説明から明らかなように、本発明によれば、マイ
クロプロセッサのリセット機能（初期化機能）を利用し
、マイクロプロセッサの外部にメモリ・ダンプ要求を記
録するハードウェアを用意することＫより、メモリ・ダ
ンプを確実に実行可能とするようにしたので１割込禁止
状態やその他のマイクロプロセッサの状態如何にかかわ
らず。
クロプロセッサのリセット機能（初期化機能）を利用し
、マイクロプロセッサの外部にメモリ・ダンプ要求を記
録するハードウェアを用意することＫより、メモリ・ダ
ンプを確実に実行可能とするようにしたので１割込禁止
状態やその他のマイクロプロセッサの状態如何にかかわ
らず。
メモリ・ダンプを採取することが可能となり、トラブル
発生時等の原因究明に顕著な効果を期待することができ
る。
発生時等の原因究明に顕著な効果を期待することができ
る。
第１図は本発明の１実施例構成を示す図、第２図はスイ
ッチ制御部の構成例と動作を説明する図。 第３図は本発明のパワー・オン中リセット時の処理の流
れを説明する図である。 ｌ・・・電源、２・・・マイクロプロセッサ（μ−ＣＰ
Ｕ）。 ３・・・制御メモリ、４・・・作業メモリ、５・・・デ
ィスク装置、６・・・ディスク制御部、７・・・スイッ
チ制御部。 ８・・・レジスタ、９・・・オア・ゲー）Ｓ８Ｗ、・・
ダンプ要求スイッチ、７１・・・インバータ、７２と７
３０．。 フリップ・フロップ、７４・・・アンド・ゲート。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 ケ Ｚ （２） （α） （し） ＣＬ６ＣＫ ｌ ｌ Ｉ Ｉ ｌ ｌ ｌ Ｉ ｌ ｌ
ｌ Ｉ Ｉ Ｉ ｌ呂力 犬３図
ッチ制御部の構成例と動作を説明する図。 第３図は本発明のパワー・オン中リセット時の処理の流
れを説明する図である。 ｌ・・・電源、２・・・マイクロプロセッサ（μ−ＣＰ
Ｕ）。 ３・・・制御メモリ、４・・・作業メモリ、５・・・デ
ィスク装置、６・・・ディスク制御部、７・・・スイッ
チ制御部。 ８・・・レジスタ、９・・・オア・ゲー）Ｓ８Ｗ、・・
ダンプ要求スイッチ、７１・・・インバータ、７２と７
３０．。 フリップ・フロップ、７４・・・アンド・ゲート。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 ケ Ｚ （２） （α） （し） ＣＬ６ＣＫ ｌ ｌ Ｉ Ｉ ｌ ｌ ｌ Ｉ ｌ ｌ
ｌ Ｉ Ｉ Ｉ ｌ呂力 犬３図
Claims (1)
- 【特許請求の範囲】 制御メモリと１作業メモリと、補助記憶装置と。 電源装置と、該電源装置のパワー・オン信号により上記
制御メモリに格納されている起動プログラムを起動する
リセット機能を備えたマイクロプロセッサとを具備する
情報処理システムにおいて。 ダンプ要求を指示するダンプ要求手段と、ダンプ要求が
あるか否かの状態を保持するダンプ要求保持手段と、上
記ダンプ要求手段の指示により上記ダンプ要求保持手段
なダンプ要求がある状態に保持して上記マイクロプロセ
ッサのリセット機能を動作させるダンプ要求制御手段と
を設けると共に。 上記制御メモリは、少なくとも上記リセット機能により
起動される起動プログラムと異常発生時のメモリの内容
を上記補助記憶装置にダンプするためのメモリ・ダンプ
・プログラムを格納し、上記起動プログラムは、上記リ
セット機能により起動されたとき、上記ダンプ要求保持
手段をみてダンプ要求がある状態に保持されていること
を条件に上記メモリ・ダンプ・プログラムを起動するよ
うに構成されたことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198841A JPS6091459A (ja) | 1983-10-24 | 1983-10-24 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198841A JPS6091459A (ja) | 1983-10-24 | 1983-10-24 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6091459A true JPS6091459A (ja) | 1985-05-22 |
Family
ID=16397803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58198841A Pending JPS6091459A (ja) | 1983-10-24 | 1983-10-24 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091459A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273144A (ja) * | 1987-04-30 | 1988-11-10 | Fujitsu Ltd | 仮想記憶ダンプ処理方法 |
| JPS63280347A (ja) * | 1987-05-12 | 1988-11-17 | Nec Corp | メモリダンプ採取装置 |
| JPS63308648A (ja) * | 1987-06-10 | 1988-12-16 | Oki Electric Ind Co Ltd | 障害情報のオペレ−タ通知方法 |
| JPS642150A (en) * | 1987-06-25 | 1989-01-06 | Nec Corp | Damp execution control system |
| JPH02301839A (ja) * | 1989-05-17 | 1990-12-13 | Pfu Ltd | メモリダンプ機能を持つデータ処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115561A (ja) * | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | メモリダンプ方式 |
-
1983
- 1983-10-24 JP JP58198841A patent/JPS6091459A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115561A (ja) * | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | メモリダンプ方式 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273144A (ja) * | 1987-04-30 | 1988-11-10 | Fujitsu Ltd | 仮想記憶ダンプ処理方法 |
| JPS63280347A (ja) * | 1987-05-12 | 1988-11-17 | Nec Corp | メモリダンプ採取装置 |
| JPS63308648A (ja) * | 1987-06-10 | 1988-12-16 | Oki Electric Ind Co Ltd | 障害情報のオペレ−タ通知方法 |
| JPS642150A (en) * | 1987-06-25 | 1989-01-06 | Nec Corp | Damp execution control system |
| JPH02301839A (ja) * | 1989-05-17 | 1990-12-13 | Pfu Ltd | メモリダンプ機能を持つデータ処理装置 |
| JPH0551934B2 (ja) * | 1989-05-17 | 1993-08-04 | Pfu Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103106087A (zh) | 成像装置和引导具有休眠功能的成像装置的方法 | |
| US6738898B1 (en) | Information processor, method for saving/loading data, and information recorded | |
| JPS6091459A (ja) | デ−タ処理装置 | |
| EP1293904A1 (en) | Method of initiating a backup procedure | |
| JP4269362B2 (ja) | コンピュータシステム | |
| JP2004310514A (ja) | 情報処理端末および履歴情報保存方法 | |
| JP2011008310A (ja) | データ処理装置、省電力制御方法、省電力制御プログラム及び記録媒体 | |
| JP4788516B2 (ja) | 動的置き換えシステム、動的置き換え方法およびプログラム | |
| JPH0833840B2 (ja) | エラー回復手順通知システム | |
| JPH09101910A (ja) | 情報処理システム | |
| JP2000322397A (ja) | 情報処理装置 | |
| JP2690891B2 (ja) | オンラインｄａｓｄジャーナルの再使用方法 | |
| JPH07160651A (ja) | システムデータのバックアップ方式 | |
| JPS60218141A (ja) | メモリダンプ方式 | |
| JPH09259014A (ja) | 異常情報記録方式 | |
| JPS63178357A (ja) | 計算機システムのシステム立ち上げ方式 | |
| JPH04175838A (ja) | オートリブート時のダンプ方式 | |
| JPH0727468B2 (ja) | 二重化情報処理装置 | |
| JPH0236014B2 (ja) | ||
| JPH06187102A (ja) | 二重化ディスク処理方式 | |
| JPH09179747A (ja) | 情報処理装置 | |
| JPH0413346A (ja) | 電子交換機 | |
| JPH0424823A (ja) | 磁気ディスク装置及び制御方式 | |
| JPS63211444A (ja) | メモリダンプ方式 | |
| JP2001310537A (ja) | 印刷装置 |