JP2998299B2 - プロセッサ制御装置 - Google Patents

プロセッサ制御装置

Info

Publication number
JP2998299B2
JP2998299B2 JP3157328A JP15732891A JP2998299B2 JP 2998299 B2 JP2998299 B2 JP 2998299B2 JP 3157328 A JP3157328 A JP 3157328A JP 15732891 A JP15732891 A JP 15732891A JP 2998299 B2 JP2998299 B2 JP 2998299B2
Authority
JP
Japan
Prior art keywords
interrupt
flag
instruction
output
software
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3157328A
Other languages
English (en)
Other versions
JPH056279A (ja
Inventor
潔 森島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3157328A priority Critical patent/JP2998299B2/ja
Publication of JPH056279A publication Critical patent/JPH056279A/ja
Application granted granted Critical
Publication of JP2998299B2 publication Critical patent/JP2998299B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はソフトウェア命令を実行
するプロセッサ制御装置に関し、特に割込み発生に関連
する制御装置に関する。
【０００２】
【従来の技術】従来のプロセッサにおいては、ソフトウ
ェア命令の実行により割込みを発生する場合に、命令の
実行を完了させてから割込むかあるいは演算結果をソフ
トウェア可視の目的リソース（レジスタ等）に書込まず
中断して割込むかは、ソフトウェア命令ごとに固定とな
っていた。
【０００３】
【発明が解決しようとする課題】上述した従来のプロセ
ッサはソフトウェア命令ごとに割込みのタイミングが固
定であるので、デバッグの際に不便であるという問題が
あった。すなわち、命令の完了の前後の両方で割込むこ
とはできずどちらか一方でしか割込めないので、デバッ
グ時の情報が不充分でデバッグに時間がかかるという欠
点があった。
【０００４】
【課題を解決するための手段】本発明のプロセッサ制御
装置は、命令の実行により割込みを発生する手段と、割
込みを発生した命令の実行を完了させてから割込むかあ
るいは演算結果をソフトウェア可視の目的リソースに書
込まないで割込むかを指定するフラグとを有する。
【０００５】好ましくは、割込みの条件が成立するかど
うかの判定手段と、この判定手段の出力に応答し上記の
フラグに従って演算結果のソフトウェア可視の目的リソ
ースへの書込みを制御する制御回路とをさらに有する。
【０００６】
【実施例】次に本発明をその実施例について図面を用い
て説明する。
【０００７】図１を参照すると、本発明の一実施例にお
いては命令実行手段としてのレジスタ１、レジスタ２、
およびこれら２つのレジスタ１および２が入力に接続さ
れた演算器３を有し、演算器３の演算結果を書込むべき
ソフトウェア可視の目的リソースとしてのレジスタ４が
演算器３の出力に接続されている。本発明の一実施例の
プロセッサ制御装置は、演算器３の出力に接続された判
定回路５と、フラグ６と、これら判定回路５およびフラ
グ６に接続された制御回路７とを含んでいる。制御回路
７の出力はレジスタ４への演算器３からの出力の取り込
みを制御している。また判定回路５の出力は割込み発生
回路８に接続されている。
【０００８】次に動作について説明する。２つのレジス
タ１および２の内容を演算器３で加算し、演算結果をレ
ジスタ４に書込み、もし結果が“０”であったら割込み
を発生するという命令の処理において、レジスタ１およ
びレジスタ２の出力が演算器３によって加算されレジス
タ４に書き込まれる。このとき、演算器３の出力は判定
回路５に取り込まれ、加算結果が“０”であるかどうか
が判定される。結果が“０”の場合には判定回路５は制
御回路７に対してその旨を通知する。制御回路７はこれ
と同時にフラグ６の出力をも受取り、もしフラグ６が
「ＯＮ」であればレジスタ４に対して演算器３の出力を
書込む指示信号を出し、もしフラグ６が「ＯＦＦ」であ
れば演算器３の出力を書込まない指示信号をレジスタ４
に出す。
【０００９】このとき、判定回路５は割込み発生回路８
に対しても割込み条件が成立したことを知らせる。割込
み発生回路８はそれに応答して割込みの処理を開始す
る。
【００１０】演算器３の出力結果が“０”でない場合に
は、判定回路５はそれを判定して制御回路７にその旨を
通知する。制御回路７では、フラグ６の状態にかかわら
ずレジスタ４に対して演算器３の出力を書込む指示信号
を出す。また割込み発生回路８に対しても判定回路５は
割込み条件が成立しないことを知らせる。これによって
割込み発生回路８は割込み処理を開始しない。
【００１１】
【発明の効果】以上説明したように本発明は、フラグ６
の状態により演算結果の書込みを行うかどうかを制御で
きるので、割込みが発生したときにその直前の状態およ
び直後の状態のいずれをも調査することが可能となる。
したがってデバッグ時に多くの情報が得られ、デバッグ
を迅速に行うことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
【符号の説明】
１，２，４ レジスタ ３ 演算器 ５ 判定回路 ６ フラグ ７ 制御回路 ８ 割込み発生回路

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 命令の実行により割込みを発生する手段
    と、割込みを発生した命令の実行を完了させてから割込
    むか演算結果をソフトウェア可視の目的リソースに書込
    まないで割込むかを指定するフラグとを含むことを特徴
    とするプロセッサ制御装置。
  2. 【請求項２】 割込みの条件が成立するかどうかを判定
    する判定手段と、割込みを発生した命令の実行を完了さ
    せてから割込むか演算結果をソフトウェア可視の目的リ
    ソースに書込まないで割込むかを指定するフラグと、前
    記判定手段の判定出力に応答し前記フラグに従って演算
    結果の前記ソフトウェア可視の目的リソースへの書込み
    を制御する制御回路とを有することを特徴とするプロセ
    ッサ制御方式。
  3. 【請求項３】 前記判定手段の判定出力を受けて割込み
    を発生する手段をさらに有することを特徴とする請求項
    ２記載のプロセッサ制御方式。
JP3157328A 1991-06-28 1991-06-28 プロセッサ制御装置 Expired - Fee Related JP2998299B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3157328A JP2998299B2 (ja) 1991-06-28 1991-06-28 プロセッサ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3157328A JP2998299B2 (ja) 1991-06-28 1991-06-28 プロセッサ制御装置

Publications (2)

Publication Number Publication Date
JPH056279A JPH056279A (ja) 1993-01-14
JP2998299B2 true JP2998299B2 (ja) 2000-01-11

Family

ID=15647296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3157328A Expired - Fee Related JP2998299B2 (ja) 1991-06-28 1991-06-28 プロセッサ制御装置

Country Status (1)

Country Link
JP (1) JP2998299B2 (ja)

Also Published As

Publication number Publication date
JPH056279A (ja) 1993-01-14

Similar Documents

Publication Publication Date Title
JP2998299B2 (ja) プロセッサ制御装置
JP2970082B2 (ja) 仮想クラスタ間通信処理装置
JP2653412B2 (ja) ブレークポイント設定方法
JPH0954769A (ja) ベクトル処理装置
JP2808757B2 (ja) デバッグ用マイクロプロセッサ
JPH074669Y2 (ja) 割込要求処理回路
JP2653411B2 (ja) ブレークポイント設定方法
JP2575025B2 (ja) インサ−キット・エミュレ−タ
JPH01137339A (ja) マイクロプロセッサ
JPS642981B2 (ja)
JP2878037B2 (ja) プロセッサの停止方式
JPH01136251A (ja) 自己診断方式
JP3102381B2 (ja) タスクデバッグ装置、タスクデバッグ方法及びその記録媒体
JPS63301331A (ja) プログラム割込み処理方式
JPS61241843A (ja) 情報処理装置
JPS63147236A (ja) 情報処理装置
JPS61183726A (ja) マイクロプロセサ制御式デ−タ処理装置
JPH0795288B2 (ja) マイクロコンピュータ
JPS58107969A (ja) 擬似障害発生方式
JPH0424731B2 (ja)
JPH02217935A (ja) デバッグ用割込み発生回路
JPH05108384A (ja) マイクロプロセツサ
JPH06161986A (ja) マイクロコンピュータのシミュレータ
JPH08147184A (ja) エミュレータ
JPS61187044A (ja) 情報処理装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991005

LAPS Cancellation because of no payment of annual fees