JPS62173510A - リセツト信号制御方式 - Google Patents
リセツト信号制御方式Info
- Publication number
- JPS62173510A JPS62173510A JP61016227A JP1622786A JPS62173510A JP S62173510 A JPS62173510 A JP S62173510A JP 61016227 A JP61016227 A JP 61016227A JP 1622786 A JP1622786 A JP 1622786A JP S62173510 A JPS62173510 A JP S62173510A
- Authority
- JP
- Japan
- Prior art keywords
- reset signal
- signal
- magnetic disk
- external
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 8
- 230000000873 masking effect Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 7
- 230000006378 damage Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はリセット信号制御方式に関し、特に磁気ディス
ク装置等の外部記憶装置において、データを保護するた
めに有効な、リセット信号制御方式に関するものである
。
ク装置等の外部記憶装置において、データを保護するた
めに有効な、リセット信号制御方式に関するものである
。
従来技術
従来行われていた方式では、システムからのリセット信
号は直接、磁気ディスク装置等をコントロールするＣＰ
Ｕまたはコントロール用ＬＳＩに接続されていた。この
ため、例えば、磁気ディスクに書込み中にリセット信号
が入ると動作が途中で停止してしまうことになり、デー
タ破壊やフォーマット破壊を起こし、システム全体に影
響を及ぼすという問題があった。
号は直接、磁気ディスク装置等をコントロールするＣＰ
Ｕまたはコントロール用ＬＳＩに接続されていた。この
ため、例えば、磁気ディスクに書込み中にリセット信号
が入ると動作が途中で停止してしまうことになり、デー
タ破壊やフォーマット破壊を起こし、システム全体に影
響を及ぼすという問題があった。
第２図はこの具体例を示すものである。図において、１
はＣＰＵ、２はメモリ、３は磁気ディスク装置（ＨＤ
Ｄ）、４は該磁気ディスク装置３を制御する磁気ディス
ク装置コントローラ（ＨＤ Ｃ）、また、５は外部リセ
ットスイッチ、Ｓｌはリセット信号を示している。
はＣＰＵ、２はメモリ、３は磁気ディスク装置（ＨＤ
Ｄ）、４は該磁気ディスク装置３を制御する磁気ディス
ク装置コントローラ（ＨＤ Ｃ）、また、５は外部リセ
ットスイッチ、Ｓｌはリセット信号を示している。
従来の一般的なシステムにおいては、上述の如く、外部
リセットスイッチが設けられており、通常の状態、例え
ば、磁気ディスク装置３が動作していない状態において
上記外部リセットスイッチ５が押下されても問題はない
が、磁気ディスク装置３が動作しているときに上記外部
リセットスイッチ５が押下されると、磁気ディスク装置
コントローラ４やその上位のＣＰＵＩが停止してしまう
ことになり、特に、磁気ディスク装置３において磁気デ
ィスクに書込み中に上記外部リセットスイッチ５が押下
された場合には、磁気ディスクのデータ破壊やフォーマ
ット破壊につながることになるという重大な問題があっ
た６ 目 的 本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来のリセット信号制御方式における上
述の如き問題を解消し、外部記憶装置の、特に書込み動
作中に外部リセット信号が入った場合でも、データ破壊
やフォーマット破壊を起こさないようにしたリセット信
号制御方式を提供することにある。
リセットスイッチが設けられており、通常の状態、例え
ば、磁気ディスク装置３が動作していない状態において
上記外部リセットスイッチ５が押下されても問題はない
が、磁気ディスク装置３が動作しているときに上記外部
リセットスイッチ５が押下されると、磁気ディスク装置
コントローラ４やその上位のＣＰＵＩが停止してしまう
ことになり、特に、磁気ディスク装置３において磁気デ
ィスクに書込み中に上記外部リセットスイッチ５が押下
された場合には、磁気ディスクのデータ破壊やフォーマ
ット破壊につながることになるという重大な問題があっ
た６ 目 的 本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来のリセット信号制御方式における上
述の如き問題を解消し、外部記憶装置の、特に書込み動
作中に外部リセット信号が入った場合でも、データ破壊
やフォーマット破壊を起こさないようにしたリセット信
号制御方式を提供することにある。
構 成
本発明は上記目的を達成するために、外部記憶装置とそ
のコントローラとを有するコンピュータ・システムにお
いて、外部リセット信号をインヒビットするための信号
を作成するリセット信号インヒビット作成回路と、該リ
セット信号インヒビット作成回路から供給されるインヒ
ビット信号により、外部から供給されるリセっト信号を
マスクする機能を有するリセット信号作成回路とを設け
て、前記外部記憶装置の動作中は前記リセット信号作成
回路のリセット信号マスク機能により、外部リセット信
号をマスクする如く構成したことを特徴とするものであ
る６ 以下、実施例に基づいて、本発明の構成をより詳細に説
明する６ 第１図は本発明の一実施例を示すものであり、前出の第
２図に示したシステムの磁気ディスク装置コントローラ
４に付加的に設けるリセット信号制御回路を示すもので
ある。
のコントローラとを有するコンピュータ・システムにお
いて、外部リセット信号をインヒビットするための信号
を作成するリセット信号インヒビット作成回路と、該リ
セット信号インヒビット作成回路から供給されるインヒ
ビット信号により、外部から供給されるリセっト信号を
マスクする機能を有するリセット信号作成回路とを設け
て、前記外部記憶装置の動作中は前記リセット信号作成
回路のリセット信号マスク機能により、外部リセット信
号をマスクする如く構成したことを特徴とするものであ
る６ 以下、実施例に基づいて、本発明の構成をより詳細に説
明する６ 第１図は本発明の一実施例を示すものであり、前出の第
２図に示したシステムの磁気ディスク装置コントローラ
４に付加的に設けるリセット信号制御回路を示すもので
ある。
図において、１，４は第２図に示したと同じ構成要素を
示しており、５Ａはリセット信号作成回路、５Ｂはリセ
ット信号インヒビット作成回路、また、Ｓ２はリセット
信号インヒビット信号を示している。
示しており、５Ａはリセット信号作成回路、５Ｂはリセ
ット信号インヒビット作成回路、また、Ｓ２はリセット
信号インヒビット信号を示している。
リセット信号作成回路５Ａは、後述するリセット信号イ
ンヒビット作成回路５Ｂから供給されるインヒビット信
号Ｓ２を受けて、外部から供給されるリセット信号をシ
ステム内に取込まないようにする機能を有するものであ
る。
ンヒビット作成回路５Ｂから供給されるインヒビット信
号Ｓ２を受けて、外部から供給されるリセット信号をシ
ステム内に取込まないようにする機能を有するものであ
る。
また、リセット信号インヒビット作成回路５Ｂは、ＣＰ
ＵＩの指示により、リセット信号をインヒビットするた
めの前記インヒビット信号Ｓ２を生成する機能を有する
ものである。
ＵＩの指示により、リセット信号をインヒビットするた
めの前記インヒビット信号Ｓ２を生成する機能を有する
ものである。
以下、上述の如く構成された本実施例の動作を説明する
。
。
ＣＰＵＩまたは磁気ディスク装置コントローラ（ＨＤＣ
）４により磁気ディスク装置を動作させているときは、
ＣＰＵＩまたは磁気ディスク装置コントローラ４にリセ
ット信号が入力されないようにするため、ＣＰＵＩは、
磁気ディスク装置コントローラ４を制御し磁気ディスク
装置を動作させる前に、まず、上記リセット信号インヒ
ビット作成回路５Ｂにより、前記インヒビット信号Ｓ２
を作成する。
）４により磁気ディスク装置を動作させているときは、
ＣＰＵＩまたは磁気ディスク装置コントローラ４にリセ
ット信号が入力されないようにするため、ＣＰＵＩは、
磁気ディスク装置コントローラ４を制御し磁気ディスク
装置を動作させる前に、まず、上記リセット信号インヒ
ビット作成回路５Ｂにより、前記インヒビット信号Ｓ２
を作成する。
リセット信号作成回路５Ａは、上記インヒビット信号Ｓ
２を受けて、外部からのリセット信号が供給されても、
これをシステム内に取込まないように制御する。この状
態において、ＣＰＵＩは。
２を受けて、外部からのリセット信号が供給されても、
これをシステム内に取込まないように制御する。この状
態において、ＣＰＵＩは。
磁気ディスク装置コントローラ４を制御し、磁気ディス
ク装置を動作させる。
ク装置を動作させる。
上述の如く制御することにより、磁気ディスク装置の動
作中に、前記外部リセットスイッチが押下される等によ
り、外部からリセット信号が供給されても、これに影響
されることなく、動作を完了させることができる。
作中に、前記外部リセットスイッチが押下される等によ
り、外部からリセット信号が供給されても、これに影響
されることなく、動作を完了させることができる。
ＣＰＵＩは、磁気ディスク装置の動作完了後、上記リセ
ット信号インヒビット作成回路５Ｂを操作して、インヒ
ビット信号Ｓ２をＯＦＦとする。
ット信号インヒビット作成回路５Ｂを操作して、インヒ
ビット信号Ｓ２をＯＦＦとする。
これにより、前記リセット信号作成回路５Ａの、外部リ
セット信号マスク機能が解除され、以後、外部からのリ
セット信号をシステム内に取込むことが可能になる。
セット信号マスク機能が解除され、以後、外部からのリ
セット信号をシステム内に取込むことが可能になる。
上記実施例に示したリセット信号作成回路５Ａは、例え
ば、前記外部リセット信号と内部リセット信号とのＯＲ
を取る回路と、該ＯＲ回路の出力と前記インヒビット信
号とのＡＮＤを取る回路とから構成することができるが
１本発明はこれに限定されるものではない。
ば、前記外部リセット信号と内部リセット信号とのＯＲ
を取る回路と、該ＯＲ回路の出力と前記インヒビット信
号とのＡＮＤを取る回路とから構成することができるが
１本発明はこれに限定されるものではない。
効 果
以上述べた如く１本発明によれば、外部記憶装置とその
コントローラとを有するコンピュータ・システムにおい
て、外部リセット信号をインヒビットするための信号を
作成するリセット信号インヒビット作成回路と、該リセ
ット信号インヒビット作成回路から供給されるインヒビ
ット信号により、外部から供給されるリセット信号をマ
スクする機能を有するリセット信号作成回路とを設け、
前記外部記憶装置の動作中は前記リセット信号作成回路
のリセット信号マスク機能により、外部リセット信号を
マスクする如く構成したので、外部記憶装置の書込み動
作中に外部リセット信号が入った場合でも、データ破壊
やフォーマット破壊を起こさないようにしたリセット信
号制御方式を実現できるという顕著な効果を奏するもの
である。
コントローラとを有するコンピュータ・システムにおい
て、外部リセット信号をインヒビットするための信号を
作成するリセット信号インヒビット作成回路と、該リセ
ット信号インヒビット作成回路から供給されるインヒビ
ット信号により、外部から供給されるリセット信号をマ
スクする機能を有するリセット信号作成回路とを設け、
前記外部記憶装置の動作中は前記リセット信号作成回路
のリセット信号マスク機能により、外部リセット信号を
マスクする如く構成したので、外部記憶装置の書込み動
作中に外部リセット信号が入った場合でも、データ破壊
やフォーマット破壊を起こさないようにしたリセット信
号制御方式を実現できるという顕著な効果を奏するもの
である。
第１図は本発明の一実施例を示す構成図、第２図は従来
行われていた方式の一例を示す構成図である。 １ ： ＣＰＵ、３は磁気ディスク装置、４：磁気ディ
スク装置コントローラ、５：外部リセットスイッチ、５
Ａ：リセット信号作成回路、５Ｂ：リセット信号インヒ
ビット作成回路、Ｓｌ：リセット信号、Ｓ２：リセット
信号インヒビット信号。
行われていた方式の一例を示す構成図である。 １ ： ＣＰＵ、３は磁気ディスク装置、４：磁気ディ
スク装置コントローラ、５：外部リセットスイッチ、５
Ａ：リセット信号作成回路、５Ｂ：リセット信号インヒ
ビット作成回路、Ｓｌ：リセット信号、Ｓ２：リセット
信号インヒビット信号。
Claims (1)
- （１）外部記憶装置とそのコントローラをと有するコン
ピュータ・システムにおいて、外部リセット信号をイン
ヒビットするための信号を作成するリセット信号インヒ
ビット作成回路と、該リセット信号インヒビット作成回
路から供給されるインヒビット信号により、外部から供
給されるリセっト信号をマスクする機能を有するリセッ
ト信号作成回路とを設けて、前記外部記憶装置の動作中
は前記リセット信号作成回路のリセット信号マスク機能
により、外部リセット信号をマスクすることを特徴とす
るリセット信号制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016227A JPS62173510A (ja) | 1986-01-27 | 1986-01-27 | リセツト信号制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016227A JPS62173510A (ja) | 1986-01-27 | 1986-01-27 | リセツト信号制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62173510A true JPS62173510A (ja) | 1987-07-30 |
Family
ID=11910655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61016227A Pending JPS62173510A (ja) | 1986-01-27 | 1986-01-27 | リセツト信号制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62173510A (ja) |
-
1986
- 1986-01-27 JP JP61016227A patent/JPS62173510A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59200327A (ja) | 周辺装置の制御方式 | |
| US20020161941A1 (en) | System and method for efficiently performing a data transfer operation | |
| JPS62173510A (ja) | リセツト信号制御方式 | |
| JPS58175198A (ja) | デ−タ処理装置 | |
| JPH0728572A (ja) | 停電時自動データ保存装置 | |
| JPS62269253A (ja) | 半導体記憶装置の停電処理方式 | |
| JP2580673B2 (ja) | 電源制御装置 | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JP2577613Y2 (ja) | 情報処理装置 | |
| JPS63157238A (ja) | コンピユ−タ | |
| JPH04253213A (ja) | システム停止方式 | |
| JPH11338712A (ja) | 割込順序保存回路 | |
| US20020089772A1 (en) | Automation system with a work drive unit | |
| JP2517563B2 (ja) | デ−タ処理装置 | |
| JP2581426B2 (ja) | 電子ディスク装置 | |
| JPH03222153A (ja) | 磁気ディスク装置のスピンドルモータ制御回路 | |
| JPH05181567A (ja) | 情報処理装置における電源停止制御方式 | |
| JPH08235074A (ja) | 信号処理装置 | |
| JPH0352041A (ja) | ローカルメモリ制御回路 | |
| JPH1027040A (ja) | 計算機のリセット方式 | |
| JPH06149682A (ja) | メモリデータ保護回路 | |
| JPS59227094A (ja) | 電子計算機 | |
| JPH01205257A (ja) | 集積回路 | |
| JPS63187355A (ja) | 記憶装置のデ−タ退避方式 | |
| JPS5897194A (ja) | バブルメモリのデ−タ処理法 |