JPS63124156A - メモリエラ−検知方法 - Google Patents
メモリエラ−検知方法Info
- Publication number
- JPS63124156A JPS63124156A JP61269706A JP26970686A JPS63124156A JP S63124156 A JPS63124156 A JP S63124156A JP 61269706 A JP61269706 A JP 61269706A JP 26970686 A JP26970686 A JP 26970686A JP S63124156 A JPS63124156 A JP S63124156A
- Authority
- JP
- Japan
- Prior art keywords
- error
- processing
- parity
- memory
- memory error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000001514 detection method Methods 0.000 claims description 4
- 238000011084 recovery Methods 0.000 abstract description 22
- 230000006866 deterioration Effects 0.000 abstract 2
- 230000004044 response Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、プログラム処理システムのメモリエラー検知
に係り、特にメモリエラー発生時のエラー回復処理を、
比較的簡単な回路で確実に行なうのに好適なメモリエラ
ー検知方法に関する。
に係り、特にメモリエラー発生時のエラー回復処理を、
比較的簡単な回路で確実に行なうのに好適なメモリエラ
ー検知方法に関する。
特開昭５７−６４８４９号公報に記載されたエラー回復
方式は、エラー回復処理を他のＣＰＵにより実行するも
のである。
方式は、エラー回復処理を他のＣＰＵにより実行するも
のである。
しかしながら、この従来技術に示されたものは、ハード
ウェアが増加し装置価格が高価となる点については配慮
されていなかった。
ウェアが増加し装置価格が高価となる点については配慮
されていなかった。
メモリエラーとは、ソフトエラーのように回復可能なエ
ラーと、メモリ回路の素子の破壊のように回復不可能な
エラーとに大別できる。プログラム処理システムにおい
て、メモリエラーに対する回復処理機能を有するものは
、回復不可能なメモリエラーに対して回復処理を続ける
と、逆にシステム信頼性が低下してしまうが、メモリエ
ラー発生時点で、そのエラーが回復可能か不可能かを判
断することは、きわめて難しい。
ラーと、メモリ回路の素子の破壊のように回復不可能な
エラーとに大別できる。プログラム処理システムにおい
て、メモリエラーに対する回復処理機能を有するものは
、回復不可能なメモリエラーに対して回復処理を続ける
と、逆にシステム信頼性が低下してしまうが、メモリエ
ラー発生時点で、そのエラーが回復可能か不可能かを判
断することは、きわめて難しい。
本発明の目的は、回復不可能なエラーに対する処理を防
止することである。
止することである。
プログラム処理システムのメモリエラーに対するエラー
回復処理中に、再度メモリエラーが発生した場合、処理
を停止し、回復不可能なメモリエラーに対するエラー回
復処理を防止するメモリエラー検知方法を提供すること
にある。
回復処理中に、再度メモリエラーが発生した場合、処理
を停止し、回復不可能なメモリエラーに対するエラー回
復処理を防止するメモリエラー検知方法を提供すること
にある。
本発明は、メモリエラー回復処理機能を有するシステム
において、メモリエラーの回復処理中に。
において、メモリエラーの回復処理中に。
再度メモリエラーが発生した場合、エラー回復不可能と
判断して、システム全体を停止することによって、回復
不可能なメモリエラーに対する回復処理を続けることに
よるシステム信頼性の低下を防止するものである。
判断して、システム全体を停止することによって、回復
不可能なメモリエラーに対する回復処理を続けることに
よるシステム信頼性の低下を防止するものである。
以下、本発明の一実施例を第１図により説明する。プロ
グラム処理制御部１０１０は、アドレスバス１ｏ１１と
データバス１０１２とにより、データ、パリティメモリ
部１０２０からデータを読出してプログラム処理を実行
するが、このデータ読出時に、パリティチェック部１０
３０はデータビット及びパリティビット全体が定められ
た偶数又は奇数パリティを示すかどうか判定する。もし
パリティエラーが発生した場合には、プログラム処理制
御部１０１０がメモリ部１０２ｏからデータを読出すタ
イミングを示すＭＥＭＲＤ信号線１０１３によりパリテ
ィエラーラッチ部１０４０にエラーの発生した事がラッ
チされる。１０４０の出力は信号線１０４１によりプロ
グラム処理制御部１０１０の割込み入力ＩＮＴへ伝達さ
れ、割込みを発生させる。これにより、１０１０はメモ
リエラー回復のための割込み処理を開始するが、万一、
割込み処理開始直後に再度パリティエラーが発生すると
、パリティチェック部１０３０の出力信号が１０３１に
再度出されるが、パリティエラーラッチ部１０４０の出
力１０４１は、ＯＲゲート１０７０へ入力され、自己保
持されているので、両信号線１０３１と１０４１はゲー
ト１０６０によってＡＮＤ条件が取られ、再パリティエ
ラーラッチ部１０５０に、パリティエラーラッチ部１０
４０と同様にラッチされる。１０５０の出力は信号線１
０５１によりプログラム処理制御部１０１０のＷＡＩＴ
入カへ伝達され、１０１０はＷＡＩＴ状態となって処理
を停止する。又、メモリエラー回復のための割込み処理
中にパリティエラーが発生しなかった場合には、メモリ
エラー回復ルーチンでパリティエラーの内容を解析し、
回復可能と判断できれば、回復処理後、Ｆ／ＦＲ３Ｔ信
号線１ｏ１４によりパリティエラーラッチ部１０４０を
リセットし、処理を続行する。パリティエラー内容が回
復可能かどうか判断できない場合には、−旦回復処理し
た後、パリティエラーラッチ部１０４０をリセットせず
処理を続行する。
グラム処理制御部１０１０は、アドレスバス１ｏ１１と
データバス１０１２とにより、データ、パリティメモリ
部１０２０からデータを読出してプログラム処理を実行
するが、このデータ読出時に、パリティチェック部１０
３０はデータビット及びパリティビット全体が定められ
た偶数又は奇数パリティを示すかどうか判定する。もし
パリティエラーが発生した場合には、プログラム処理制
御部１０１０がメモリ部１０２ｏからデータを読出すタ
イミングを示すＭＥＭＲＤ信号線１０１３によりパリテ
ィエラーラッチ部１０４０にエラーの発生した事がラッ
チされる。１０４０の出力は信号線１０４１によりプロ
グラム処理制御部１０１０の割込み入力ＩＮＴへ伝達さ
れ、割込みを発生させる。これにより、１０１０はメモ
リエラー回復のための割込み処理を開始するが、万一、
割込み処理開始直後に再度パリティエラーが発生すると
、パリティチェック部１０３０の出力信号が１０３１に
再度出されるが、パリティエラーラッチ部１０４０の出
力１０４１は、ＯＲゲート１０７０へ入力され、自己保
持されているので、両信号線１０３１と１０４１はゲー
ト１０６０によってＡＮＤ条件が取られ、再パリティエ
ラーラッチ部１０５０に、パリティエラーラッチ部１０
４０と同様にラッチされる。１０５０の出力は信号線１
０５１によりプログラム処理制御部１０１０のＷＡＩＴ
入カへ伝達され、１０１０はＷＡＩＴ状態となって処理
を停止する。又、メモリエラー回復のための割込み処理
中にパリティエラーが発生しなかった場合には、メモリ
エラー回復ルーチンでパリティエラーの内容を解析し、
回復可能と判断できれば、回復処理後、Ｆ／ＦＲ３Ｔ信
号線１ｏ１４によりパリティエラーラッチ部１０４０を
リセットし、処理を続行する。パリティエラー内容が回
復可能かどうか判断できない場合には、−旦回復処理し
た後、パリティエラーラッチ部１０４０をリセットせず
処理を続行する。
この場合、続行処理中にパリティエラーが発生すると、
信号線１０３１と１０４１のＡＮＤ条件が取れ、再パリ
ティエラーラッチ部１０５０がラッチされる為、プログ
ラム処理制御部１０１０はＷＡＩＴ状態となり、直ちに
処理停止する。このように、本実施例によれば、パリテ
ィエラーの内容に応じて、対応処理を選択できるシステ
ム設計が可能となる効果がある。
信号線１０３１と１０４１のＡＮＤ条件が取れ、再パリ
ティエラーラッチ部１０５０がラッチされる為、プログ
ラム処理制御部１０１０はＷＡＩＴ状態となり、直ちに
処理停止する。このように、本実施例によれば、パリテ
ィエラーの内容に応じて、対応処理を選択できるシステ
ム設計が可能となる効果がある。
本発明によれば、メモリエラーに対する回復処理機能を
有するシステムにおいて１回復処理付加□による信頼性
の低下を防止でき、回路構成も比較的簡単にできるため
、経済的な装置を実現できる効果がある。
有するシステムにおいて１回復処理付加□による信頼性
の低下を防止でき、回路構成も比較的簡単にできるため
、経済的な装置を実現できる効果がある。
第１図は、本発明の概要図である。
１０１０・・・プログラム処理制御部、１０２０・・・
データ・パリティメモリ部、１０３０・・・パリティチ
ェック部、１０４０・・・パリティエラーラッチ部。 １０５０・・・再パリティエラーラッチ部、１０６０・
・・ＡＮＤゲート部、１０７０・・・ＯＲゲート部。
データ・パリティメモリ部、１０３０・・・パリティチ
ェック部、１０４０・・・パリティエラーラッチ部。 １０５０・・・再パリティエラーラッチ部、１０６０・
・・ＡＮＤゲート部、１０７０・・・ＯＲゲート部。
Claims (1)
- １、プログラム処理部とメモリ部とメモリエラー検知部
より成るプログラム処理システムにおいて、定められた
回数までのメモリエラー発生にはメモリエラーが発生し
た事をプログラム処理部に報告すると共にメモリエラー
回数を計数し、この計数を減じる手段を有し、定められ
た回数以上にメモリエラーが発生した時にはプログラム
処理部を停止させるエラー処理部を設けた事を特徴とす
るメモリエラー検知方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61269706A JPS63124156A (ja) | 1986-11-14 | 1986-11-14 | メモリエラ−検知方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61269706A JPS63124156A (ja) | 1986-11-14 | 1986-11-14 | メモリエラ−検知方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63124156A true JPS63124156A (ja) | 1988-05-27 |
Family
ID=17476050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61269706A Pending JPS63124156A (ja) | 1986-11-14 | 1986-11-14 | メモリエラ−検知方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63124156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009205212A (ja) * | 2008-02-26 | 2009-09-10 | Nec Corp | メモリ障害処理システム、メモリ障害処理方法、及びメモリ障害処理プログラム |
-
1986
- 1986-11-14 JP JP61269706A patent/JPS63124156A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009205212A (ja) * | 2008-02-26 | 2009-09-10 | Nec Corp | メモリ障害処理システム、メモリ障害処理方法、及びメモリ障害処理プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0481932A (ja) | 割込みコントローラ | |
| JPS6280733A (ja) | 情報処理装置 | |
| EP0125797A1 (en) | Interrupt signal handling apparatus | |
| JPS63124156A (ja) | メモリエラ−検知方法 | |
| JPS6339069A (ja) | デイジタル入出力制御装置の定周期割込み通知方法 | |
| JP2559531B2 (ja) | 二重化システムのエラーチェック回路 | |
| JPH0844629A (ja) | メモリアクセス異常監視装置 | |
| JPH07129424A (ja) | Ｅｃｃ機能回路の１ビット誤り検知通知装置 | |
| JPH1020968A (ja) | 選択的ハードウェア・リセット回路 | |
| JPH064336A (ja) | 情報処理装置 | |
| JP2571576B2 (ja) | マシンチェックホルト処理方式 | |
| JP2002073375A (ja) | マイクロコンピュータを有するシステムにおけるソフトウェアの動作監視方法 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JPS61281342A (ja) | プログラムの暴走防止装置 | |
| JPS63101938A (ja) | マイクロプロセツサの暴走防止装置 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPH02163844A (ja) | プロセサ監視回路 | |
| JPS6159545A (ja) | 情報処理装置のインタフエ−ス障害検出方式 | |
| JPH0469744A (ja) | マイクロコンピュータの暴走検知装置 | |
| JPS62135946A (ja) | バスチエツク方式 | |
| JPS5833737A (ja) | リセツト制御方式 | |
| JPS6148247A (ja) | デ−タ転送方式の異常検出方式 | |
| JPH06202879A (ja) | 割込み処理方法 | |
| JPH05108213A (ja) | ウオツチ・ドツグ・タイマによるリセツト処理回路 | |
| JPH0581059A (ja) | マルチプロセツサシステム |