JPH03192452A - デバイス入出力ドライバプログラムの割込処理方法 - Google Patents

デバイス入出力ドライバプログラムの割込処理方法

Info

Publication number
JPH03192452A
JPH03192452A JP1331027A JP33102789A JPH03192452A JP H03192452 A JPH03192452 A JP H03192452A JP 1331027 A JP1331027 A JP 1331027A JP 33102789 A JP33102789 A JP 33102789A JP H03192452 A JPH03192452 A JP H03192452A
Authority
JP
Japan
Prior art keywords
input
interrupt
output
interrupt processing
output driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1331027A
Other languages
English (en)
Inventor
Kazutaka Oki
大木 和孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1331027A priority Critical patent/JPH03192452A/ja
Publication of JPH03192452A publication Critical patent/JPH03192452A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は情報処理装置におけるデバイス入出力ドライバ
プログラムの割込処理方法に関する。
[従来の技術] 情報処理装置において外部の入出力装置との間でデータ
を入出力する方法として、割込処理による方法がある。
多数のデバイス入出力ドライバプログラムが組込まれた
情報処理装置のオペレーションシステム(以下O8とい
う)は、外部の入出力装置から割込があったときは、ど
の入出力装置からの割込であるかを判別する必要があり
、このため、情報処理装置のO8に組み込まれているデ
バイス入出力ドライバプログラムの割込処理を全てコー
ルすることにより、割込要求が発生した事実を各デバイ
ス入出力ドライバプログラムごとに調査して、割込原因
を認識した上で、外部の入出力装置の割込に対応する割
込処理を実行して割込原因を削除していた。
第2図(A)(B)は従来の割込に対する処理を示した
フローチャートである。
(1)ステップ(Sl)、 (S2) 外部の入出力装置から割込があると、入出力装置に対応
したI10レジスタに割込があった旨の信号が格納され
、CPUのベクタを介して、割込処理が起動される。ま
ず、情報処理装置のO8に組み込まれているデバイス入
出力ドライバプログラムの割込処理があるかどうかを判
断しくSl)、割込処理があると判断されると、そのデ
バイス入出力ドライバプログラムの割込処理をコールす
る(S2)。
(2)ステップ(S3)、 (S4)、 (81)発生
した割込原因がその入出力装置の割込であるかどうかを
上述のI10レジスタに基づいて判断しくS3)、その
入出力装置の割込であると判断されるとその割込処理を
実行して割込み原因を削除する(S4)。そして、再び
ステップ(Sl)に戻って次のデバイス入出力ドライバ
プログラムについて上述の演算を繰り返し、全てのデバ
イス入出力ドライバプログラムについて終了するまで繰
り返す。
[発明が解決しようとする課ml ところで、従来の情報処理装置は実際に外部の入出力装
置が接続されているかどうかに拘らず、全てのデバイス
入出力ドライバプログラムの割込処理をコールしていた
。例えば、情報処理装置のO8に30個のデバイスI1
0ドライバプログラムが組込まれているときは、実際に
接続されている入出力装置が3個であっても、30個の
割込処理をコールしなければならず、割込処理に時間が
かかってしまうという問題点があった。
本発明は、上記の問題点を解決するためになされたもの
であり、実際に接続されている入出力装置に対する割込
処理のみをコールすることにより、割込処理の高速化を
可能にしたデバイス入出力ドライバプログラムの割込処
理方法を提供することを目的とする。
[課題を解決するための手段] 本発明に係るデバイス入出力ドライバプログラムの割込
処理方法は、電源投入時に入出力制御部に接続されてい
る入出力装置を検出して、その入出力装置のデバイス入
出力ドライバプログラムを登録する。そして、割込発生
時に、その割込が登録されている入出力装置のいずれに
対するものであるのかを判別し、該当する入出力装置に
ついての割込処理を実行して割込要因を削除する。
[作 用コ 本発明においては、実際に接続されている入出力装置に
ついてのみ割込処理がコールされる。
[実施例] 以下、本発明の一実施例を添付図面を参照して詳細に説
明する。
第3図は本発明の一実施例に係るデバイス入出力ドライ
バの割込処理方法の機能を備えた情報処理装置の構成を
示すブロック図である。第3図において、(1)はCP
U、(2)はCP U (1)の演算動作を規定するプ
ログラムが格納されたメモリ、(3)はデバイス入出力
ドライバの状態(例えば割込の有無)を示すI10レジ
スタが格納されているメモリである。(4)はデイスプ
レィコントロールユニット、(5)はCRTデイスプレ
ィである。
(6)は入出力制御部、(7)はデバイス入出力ドライ
バに接続されている入出力装置の割込処理が登録される
登録割込処理メモリである。(8)はシステムバスであ
る。(10)、  (11)、  (12)〜(30)
は入出力制御部(6)に接続されている入出力装置であ
る。ここでは入出力制御部(6)に実際に入出力装置(
lO)〜(12)が接続されているものとする。
次に、第1図(A)(B)(C)に示したフローチャー
トに基づいて本実施例のデバイス入出力ドライバの割込
処理方法の動作を説明する。
第1図(A)は第3図のシステムの立ち上げ時にシステ
ムに接続されている割込処理を登録するときの処理を示
すフローチャート、第1図(B)は割込処理のフローチ
ャートであり、第1図(C)は同図(B)の割込処理の
内容を示すフローチャートである。
(1)ステップ(SL)〜(S3) CP U (1)は入出力装置に割り当てられているI
10アドレスに従って、該当する入出力装置をデバイス
入出力ドライバプログラムを介してリードする。CP 
U (1)はバスエラーが生じないときは(S2)、そ
のアドレスが割り当てられた入出力装置がシステムに実
際に接続されていると判断して、その入出力装置の割込
処理を登録割込処理メモリ(7)に登録する(S3)。
(2)ステップ(S4) CP U (L)はバスエラーが生じた入出力装置を読
み飛ばし、組込まれているデバイス入出力ドライハプロ
グラムに対応する全ての入出力装置の110アドレスを
リードする(S4)。
以上のようにしてシステム立上げ時に、システムに実際
に接続されている入出力装置の割込処理を登録する。
(3)ステップ(S5) CP U (1)はシステムに接続されているいずれか
の入出力装置から割込があると、メモリ(3)の110
レジスタに、従来と同様に割込要求があった旨の信号が
格納され、割込処理が開始する。まず、登録割込処理メ
モリ(7)に登録されている割込処理か読み出される(
S5)。例えばここでは最初に入出力装置(10)に対
応するデバイス入出力ドラアイハプログラムの割込処理
が読み出される。
(4)ステップ(S6)〜(S9) CP IJ (1)はメモリ(3)のI10レジスタを
参照して、入出力装置(10)に対応する割込があるか
どうかを判断しくS6)、割込があれば、その割込処理
を実行してその割込原因を削除しくS7)、リターン値
を「真」にしてリターンする〈S8〉。また、I10レ
ジスタを参照した際に、割込がなかった場合にはリター
ン値を「偽」としてリターンする(S9)。
(4)ステップ(sio) CP U (1)はリターン値が「真」であるかどうか
を判断しく5IO)、「真」である場合には割込処理を
終了する。割込原因を削除しておらずリターン値が「偽
」である場合には再びステップ(S5)に戻って登録割
込処理メモリ(7)に登録されている割込処理を読み出
して上述の演算を繰り返す。例えば、入出力制御部(6
)に接続された入出力装置(12)に割込があった場合
には、割込処理の読み出しが最大3回ですむことになる
[発明の効果コ 以上のように本発明によれば、実際に接続されている入
出力装置の割込処理を登録しておき、割込が発生したと
きにその割込が登録した入出力装置のいずれに該当する
のかを識別して、その割込に対応する割込処理を実行す
るようにしたので、多数のデバイス入出力ドライバプロ
グラムが組込まれていても、割込処理が短時間でできる
【図面の簡単な説明】
第1図(A)(B)(C)は本発明の一実施例に係るデ
バイス入出力ドライバプログラムの割込処理方法のフロ
ーチャート、第2図(A)(B)は従来の割込処理方法
を示すフローチャート、第3図は上記実施例の機能を備
えた情報処理装置のブロック図である。 (1)  ・・CP U、 (2) 、  (3)・・
・メモリ、(4)・・・デイスプレィコントロールユニ
ット、(5)・・・CRTデイスプレィ、(6)・・・
入出力制御部、(7)・・・登録割込処理メモリ、(8
)・・・システムバス、(10)、 (11)、 (1
2)〜(30〉・・・入出力装置。 第2図(A) 第2図(8)

Claims (1)

  1. 【特許請求の範囲】 電源投入時に接続されている入出力装置を検出してその
    割り込み処理を登録し、 割込発生時に、その割込処理が登録されている入出力装
    置のいずれに対するものであるかを判別し、該当する入
    出力装置についての割込処理を実行して割込要因を削除
    することを特徴とするデバイス入出力ドライバプログラ
    ムの割込処理方法。
JP1331027A 1989-12-22 1989-12-22 デバイス入出力ドライバプログラムの割込処理方法 Pending JPH03192452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1331027A JPH03192452A (ja) 1989-12-22 1989-12-22 デバイス入出力ドライバプログラムの割込処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1331027A JPH03192452A (ja) 1989-12-22 1989-12-22 デバイス入出力ドライバプログラムの割込処理方法

Publications (1)

Publication Number Publication Date
JPH03192452A true JPH03192452A (ja) 1991-08-22

Family

ID=18239006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1331027A Pending JPH03192452A (ja) 1989-12-22 1989-12-22 デバイス入出力ドライバプログラムの割込処理方法

Country Status (1)

Country Link
JP (1) JPH03192452A (ja)

Similar Documents

Publication Publication Date Title
JP2526688B2 (ja) プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法
JPH03192452A (ja) デバイス入出力ドライバプログラムの割込処理方法
US20030056037A1 (en) Hardware chain pull
JP2893989B2 (ja) 電子レジスタ
JPS6148741B2 (ja)
JPH074669Y2 (ja) 割込要求処理回路
JPH03105503A (ja) プログラマブルコントローラ
JP2728534B2 (ja) バイト位置識別コード設定処理方式
JPH082727Y2 (ja) プログラマブルシ−ケンサ
JPS5835648A (ja) プログラム実行制御方式
JP2615921B2 (ja) オペレーティングシステムにおける入出力制御方法
JP2503838Y2 (ja) マイクロプロセッサ装置
JP2745519B2 (ja) データ駆動型制御方法
JPH04346112A (ja) リセット信号識別方法及び装置
JPH056318A (ja) Posコントローラ内アプリケーシヨンプログラムのダイナミツクロード方式
JPH09128232A (ja) プログラム正常性確認装置
JPH03129536A (ja) ブレークアドレス検出装置
JPH0652333A (ja) シングルチップ・マイクロコンピュータ
JPH0772874B2 (ja) 割込み受取り装置
JPS62266628A (ja) 命令実行停止装置
JPH04130930A (ja) エミュレーションcpu
JPS62113224A (ja) キ−ボ−ドデ−タ入力装置
JPH05241853A (ja) プログラマブルコントローラ
JPH0367357A (ja) マルチcpuシステム
JPH05100891A (ja) プログラムデバツグ装置