JPH02270058A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH02270058A JPH02270058A JP1092511A JP9251189A JPH02270058A JP H02270058 A JPH02270058 A JP H02270058A JP 1092511 A JP1092511 A JP 1092511A JP 9251189 A JP9251189 A JP 9251189A JP H02270058 A JPH02270058 A JP H02270058A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- microcomputer
- processing
- cpu
- processing speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 230000009977 dual effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Microcomputers (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマイクロコンピュータ（以下、マイコンと略
す）に関するものである。
す）に関するものである。
〔従来の技術」
従来のシングルチップマイコンで複数の処理を必要とす
るシステムを制御する場合、割シ込みをフルに活用した
時分割処理を行う。
るシステムを制御する場合、割シ込みをフルに活用した
時分割処理を行う。
第３図は、ＥＣＲシステム制御での従来のシングルチッ
プマイコンによる時分割処理要部のフローチャートであ
る。図において、（４）は割り込み処理１ 、 （５）
は割り込み処理２である。
プマイコンによる時分割処理要部のフローチャートであ
る。図において、（４）は割り込み処理１ 、 （５）
は割り込み処理２である。
次に動作について説明する。ＥＣＲシステムの制御にお
いてプリンタ制御、キースキャン、表示などのＩ１０処
理と売上げ計算、税金計算等の内部処理を図に示すごと
く時分割で処理している。
いてプリンタ制御、キースキャン、表示などのＩ１０処
理と売上げ計算、税金計算等の内部処理を図に示すごと
く時分割で処理している。
［発明が解決しようとする課題］
上記のような従来のシングルチップマイコンでは、複数
の１殉処理と内部処理とを必要とするシステム制御にお
いて、 ■時分割処理のため内部処理に時間が掛かる。
の１殉処理と内部処理とを必要とするシステム制御にお
いて、 ■時分割処理のため内部処理に時間が掛かる。
■割り込み処理が複雑になりプログラムの開発、デバッ
グが難しい。
グが難しい。
などの問題があった。この発明はかかる問題点を解決す
るためになされたもので、内部処理の処理速度を高める
と共に、プログラムの開発、デバッグ時の負担を低減す
ることを目的とする。
るためになされたもので、内部処理の処理速度を高める
と共に、プログラムの開発、デバッグ時の負担を低減す
ることを目的とする。
ｍビットＣＰＵとｎビットＣＰＵ及び双方にバスを介し
て接続されたデュアルボートＲＡＩＩ！（以下、ＤＰＲ
ＡＭと記す。）を同一半導体に組み込み、マイクロコン
ピュータを構成する。
て接続されたデュアルボートＲＡＩＩ！（以下、ＤＰＲ
ＡＭと記す。）を同一半導体に組み込み、マイクロコン
ピュータを構成する。
〔作用ｊ
この発明におけるシングルチップマイコンは、上記の構
成にすることによシ周辺システムの制御のためのＩ１０
処理ルーチンと、データ編集や演算などの内部処理ルー
チンなどを時分割でなく並列処理で行うことができるよ
うになる。
成にすることによシ周辺システムの制御のためのＩ１０
処理ルーチンと、データ編集や演算などの内部処理ルー
チンなどを時分割でなく並列処理で行うことができるよ
うになる。
［実施例］
以下、図面に基づきこの発明の一５Ｊ！施例を詳細に説
明する。
明する。
第１図はシングルチップマイコンの構成を示すブロック
図で、説明に必要な部分のみを示す。
図で、説明に必要な部分のみを示す。
第１図において（１）は８ビツトマイコンでＦ！ＯＭに
はシステムの制御に必要な処理がプログラムしである。
はシステムの制御に必要な処理がプログラムしである。
（２）は４ビツトマイコンでＲＯＭＫｔｊ：ＤＰＲＡＭ
の任意のデータを用いた演算、データ編集などを行うよ
うプログラムする。（３）はシングルチップマイコンで
ある。
の任意のデータを用いた演算、データ編集などを行うよ
うプログラムする。（３）はシングルチップマイコンで
ある。
次に動作について説明する。８ビツトマイコン（１）は
通常、プリンタ制御などのＩ１０処理を中心に行う。入
力データを演算したり、編集する必要がある場合は、Ｄ
ＰＲＡＨにデータを書き込み、４ビツトマイコン（２）
の処理が終るのを待つ。８ビツトマイコン（１）は４ビ
ツトマイコン（２）が命令を実行するスタート番地を指
定でき、実行スタート、ストラグの制御もできる。
通常、プリンタ制御などのＩ１０処理を中心に行う。入
力データを演算したり、編集する必要がある場合は、Ｄ
ＰＲＡＨにデータを書き込み、４ビツトマイコン（２）
の処理が終るのを待つ。８ビツトマイコン（１）は４ビ
ツトマイコン（２）が命令を実行するスタート番地を指
定でき、実行スタート、ストラグの制御もできる。
４ビツトマイコン（２）は８ビツトマイコン（］）に対
して４ビツトマイコン（２）の処理中は８ビツトマイコ
ン（１）がＤＰＦＩＡＭのデータを書き替えないよう禁
止信号を送り、処理終了後は禁止信号を解除し、処理終
了の信号を送る。この終了信号で８ビツトマイコン（１
）はＤ Ｐ ＲＡＭのデータ（処理済み）を読み出すだ
けの処理で目的のデータが得られる。
して４ビツトマイコン（２）の処理中は８ビツトマイコ
ン（１）がＤＰＦＩＡＭのデータを書き替えないよう禁
止信号を送り、処理終了後は禁止信号を解除し、処理終
了の信号を送る。この終了信号で８ビツトマイコン（１
）はＤ Ｐ ＲＡＭのデータ（処理済み）を読み出すだ
けの処理で目的のデータが得られる。
第２図は、上記の処理の一部を示したフローチャートで
ある。図において（１）は８ビツトマイコン、（２）は
４ビツトマイコン、（６）は割り込み処理である。図に
示すように演算処理は４ビツトマイコン（２）側で行う
ため８ビツトマイコン（１）側は周辺ンス５’ ムＯＩ
ｌｏ Ｉｃ集中できるため割り込み処理がさほど複雑で
なくなる。
ある。図において（１）は８ビツトマイコン、（２）は
４ビツトマイコン、（６）は割り込み処理である。図に
示すように演算処理は４ビツトマイコン（２）側で行う
ため８ビツトマイコン（１）側は周辺ンス５’ ムＯＩ
ｌｏ Ｉｃ集中できるため割り込み処理がさほど複雑で
なくなる。
以上説明したように、この発明によれば・ｍビットマイ
コンとｎビットマイコンを１チツプ上で各々独立に動作
できる構成にしたので、処理速度が高まるｏｆた、内部
処理専用のマイコンをプログラムも含めて一つの周辺機
能として扱うことができるので、プログラム開発、デバ
ッグの負担を低減できる効果がある・
コンとｎビットマイコンを１チツプ上で各々独立に動作
できる構成にしたので、処理速度が高まるｏｆた、内部
処理専用のマイコンをプログラムも含めて一つの周辺機
能として扱うことができるので、プログラム開発、デバ
ッグの負担を低減できる効果がある・
第１図はこの発明によるマイクロコンピュータの一実施
例としてＥＣＲシステム制御でのシングルチップマイコ
ンの要部ブロック図、第２図は第１図のマイコンによる
処理ルーチンの流れを示す要部フローチャートである。 第３図は従来のシングルチップマイコンによる時分割処
理要部のフローチャートである。 図において、（１）は８ビツトマイコン、（２）は４ビ
ツトマイコン、 （３）はシングルチップマイコン、（
６）は割り込み処理である。 なお、図中、同一符号は同一、又は相当部分を示す。
例としてＥＣＲシステム制御でのシングルチップマイコ
ンの要部ブロック図、第２図は第１図のマイコンによる
処理ルーチンの流れを示す要部フローチャートである。 第３図は従来のシングルチップマイコンによる時分割処
理要部のフローチャートである。 図において、（１）は８ビツトマイコン、（２）は４ビ
ツトマイコン、 （３）はシングルチップマイコン、（
６）は割り込み処理である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 同一半導体上に形成されるマイクロコンピユタにおいて
、ｍビットのＣＰＵ、ｎビットのＣＰＵ、及び一方のボ
ートを上記ｍビットのＣＰＵと第一のバスを介して接続
され他方のボートを上記ｎビットのＣＰＵと第２のバス
を介して接続されたデュアルボートＲＡＭを有すること
を特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1092511A JPH02270058A (ja) | 1989-04-11 | 1989-04-11 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1092511A JPH02270058A (ja) | 1989-04-11 | 1989-04-11 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02270058A true JPH02270058A (ja) | 1990-11-05 |
Family
ID=14056343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1092511A Pending JPH02270058A (ja) | 1989-04-11 | 1989-04-11 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02270058A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60243763A (ja) * | 1984-05-17 | 1985-12-03 | Fuji Electric Co Ltd | デユアルポ−トメモリ制御回路 |
-
1989
- 1989-04-11 JP JP1092511A patent/JPH02270058A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60243763A (ja) * | 1984-05-17 | 1985-12-03 | Fuji Electric Co Ltd | デユアルポ−トメモリ制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02270058A (ja) | マイクロコンピュータ | |
| EP0560393B1 (en) | Microprocessor and data processing system with register file | |
| JPH0377137A (ja) | 情報処理装置 | |
| JPH074669Y2 (ja) | 割込要求処理回路 | |
| JPS5839347A (ja) | プロセツサ | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPS6084659A (ja) | デ−タ処理装置 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPS621042A (ja) | 電子計算機 | |
| JPS6252900B2 (ja) | ||
| JPH0232651B2 (ja) | ||
| JPH03211687A (ja) | データ転送回路 | |
| JPH0581219A (ja) | マイクロプロセツサ動作制御装置 | |
| JPS5942331B2 (ja) | プロセツサソウチノセイギヨホウシキ | |
| JPS62243032A (ja) | 情報処理装置 | |
| JPS6349941A (ja) | 演算処理装置 | |
| JPH03152647A (ja) | 割込み制御方式 | |
| JPH08249022A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JPS5837577B2 (ja) | コモンバスホウシキオサイヨウシタデンシケイサンキ | |
| JPH0367357A (ja) | マルチｃｐｕシステム | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPH0380355A (ja) | Ｄｍａ転送機構を有する計算機 | |
| JPS58114136A (ja) | メモリ制御方式 | |
| JPH03168845A (ja) | 命令実行制御方式 |