JPH01114959A - メモリデータ転送方式 - Google Patents
メモリデータ転送方式Info
- Publication number
- JPH01114959A JPH01114959A JP27176087A JP27176087A JPH01114959A JP H01114959 A JPH01114959 A JP H01114959A JP 27176087 A JP27176087 A JP 27176087A JP 27176087 A JP27176087 A JP 27176087A JP H01114959 A JPH01114959 A JP H01114959A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data transfer
- transfer
- data
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデータ転送コントローラを使用し、メインメ
モリ上でデータの転送を行なう際のメモリデータの転送
方式に関する。
モリ上でデータの転送を行なう際のメモリデータの転送
方式に関する。
第２図は従来のメモリデータ転送方式を示すブロック図
である。同図において、１はＣＰＵ、２はメインメモリ
、３はＣＰＵ１とメインメモリ２との間に接続されたメ
モリバスである。この構成によるメモリデータ転送方式
はプログラムの実行中、特にタスクの切換時などではメ
インメモリ２上でのプログラムやデータ（以下総称して
データと言う）領域の転送が時々必要になる。従来、こ
のデータ領域の転送はＣＰＵ１が転送されるべきデータ
領域から毎回データを読みとったのち、転送すべきメイ
ンメモリ２上の領域に書き込むというサイクルを全ての
データ領域の転送が終了するまで繰返すものである。
である。同図において、１はＣＰＵ、２はメインメモリ
、３はＣＰＵ１とメインメモリ２との間に接続されたメ
モリバスである。この構成によるメモリデータ転送方式
はプログラムの実行中、特にタスクの切換時などではメ
インメモリ２上でのプログラムやデータ（以下総称して
データと言う）領域の転送が時々必要になる。従来、こ
のデータ領域の転送はＣＰＵ１が転送されるべきデータ
領域から毎回データを読みとったのち、転送すべきメイ
ンメモリ２上の領域に書き込むというサイクルを全ての
データ領域の転送が終了するまで繰返すものである。
上述した従来のメインデータ転送方式は、メインメモリ
上の転送すべきデータ領域のデータを毎回ＣＰＵが読み
込み、それを更に転送すべきメインメモリ上の領域に書
き込むことによシ、メインメモリ上でのデータの転送を
するものである。このため、上述の処理を必要とするタ
スク切換時にはＣＰＵが単なるデータ転送のために使わ
れ、タスク切換時のＣＰＵのオーバーヘッドが大きくな
るという欠点がある。
上の転送すべきデータ領域のデータを毎回ＣＰＵが読み
込み、それを更に転送すべきメインメモリ上の領域に書
き込むことによシ、メインメモリ上でのデータの転送を
するものである。このため、上述の処理を必要とするタ
スク切換時にはＣＰＵが単なるデータ転送のために使わ
れ、タスク切換時のＣＰＵのオーバーヘッドが大きくな
るという欠点がある。
この発明に係るメモリデータ転送方式はメインメモリと
、アクセスされたメインメモリのデータを転送するため
のメモリバスと、メインメモリ上でのデータ転送を制御
するデータ転送コントローラと、このデータ転送コント
ローラにＣＰＵかう制御命令を送るための制御信号線と
、メインメモリのバス使用権を調停するバスアービタと
を有している。
、アクセスされたメインメモリのデータを転送するため
のメモリバスと、メインメモリ上でのデータ転送を制御
するデータ転送コントローラと、このデータ転送コント
ローラにＣＰＵかう制御命令を送るための制御信号線と
、メインメモリのバス使用権を調停するバスアービタと
を有している。
この発明はタスクの切換時などのデータの転送をｆ−夕
転送コントローラが行なうので、ＣＰＵの負荷を軽減す
ることができる。
転送コントローラが行なうので、ＣＰＵの負荷を軽減す
ることができる。
第１図はこの発明に係るメモリデータ転送方式の一実施
例を示すブロック図である。同図において、４はブロッ
ク単位例えば１ブロツク当９３２バイトでデータ転送す
るデータ転送コントローラ、５はＣＰＵ１およびデータ
転送コントローラ４からのメモリバス３の使用権を調停
するバスアービタ、６は制御命令を送る制御信号線であ
る。
例を示すブロック図である。同図において、４はブロッ
ク単位例えば１ブロツク当９３２バイトでデータ転送す
るデータ転送コントローラ、５はＣＰＵ１およびデータ
転送コントローラ４からのメモリバス３の使用権を調停
するバスアービタ、６は制御命令を送る制御信号線であ
る。
次に、上記構成によるメモリデータ転送方式の動作につ
いて説明する。まず、タスク切換時などにデータ領域の
転送が必要になると、データ領域転送のための必要情報
および転送の走めのコマンドがＣＰＵ１からメモリバス
３および制御信号線６を介してデータ転送コントローラ
４に送られる。
いて説明する。まず、タスク切換時などにデータ領域の
転送が必要になると、データ領域転送のための必要情報
および転送の走めのコマンドがＣＰＵ１からメモリバス
３および制御信号線６を介してデータ転送コントローラ
４に送られる。
このため、このデータ転送コントローラ４はＣＰＵ１か
ら転送実行コマンドを受けるとバスアービタ５にメモリ
バス３の使用権のリクエストを出す。
ら転送実行コマンドを受けるとバスアービタ５にメモリ
バス３の使用権のリクエストを出す。
そして、このデータ転送コントローラ４がバスアービタ
５からメモリバス３の使用権が認められると、ＣＰＵ１
から受けとったデータ転送情報にもとづいてメインメモ
リ２上でデータの転送を開始する。一方、パスアービタ
シはデータ転送コントローラ４がメモリバス３を連続し
て長時間使用するのを避けるため、常にメモリバス３の
使用権要求のチエツクを行い、使用権要求があれば優先
度をチエツクし、優先度の高い方にメモリバス３を開放
する。もし、他からの使用権要求がなければデータ転送
コントローラ４が連続してメモリバス３の使用権を獲得
することになる。このようなサイクルが転送すべきデー
タ領域のすべての転送が終了するまで続けて終了する。
５からメモリバス３の使用権が認められると、ＣＰＵ１
から受けとったデータ転送情報にもとづいてメインメモ
リ２上でデータの転送を開始する。一方、パスアービタ
シはデータ転送コントローラ４がメモリバス３を連続し
て長時間使用するのを避けるため、常にメモリバス３の
使用権要求のチエツクを行い、使用権要求があれば優先
度をチエツクし、優先度の高い方にメモリバス３を開放
する。もし、他からの使用権要求がなければデータ転送
コントローラ４が連続してメモリバス３の使用権を獲得
することになる。このようなサイクルが転送すべきデー
タ領域のすべての転送が終了するまで続けて終了する。
以上詳細に説明したように１この発明に係るメモリデー
タ転送方式によれば、タスクの切換時などにデータ領域
のメインメモリ上での転送をデータ転送コントロールに
よって行なうことによシＣＰＵの負荷が軽減され、デー
タ転送コントローラがデータ領域の転送をしている間に
ＣＰＵが他の処理を実行することができる効果がある。
タ転送方式によれば、タスクの切換時などにデータ領域
のメインメモリ上での転送をデータ転送コントロールに
よって行なうことによシＣＰＵの負荷が軽減され、デー
タ転送コントローラがデータ領域の転送をしている間に
ＣＰＵが他の処理を実行することができる効果がある。
第１図は従来のメモリデータ転送方式を示す図、第２図
はこの発明に係るメモリデータ転送方式の一実施例を示
すブロック図である。 １・・・・ＣＰＵ、２・・・・メインメモリ、３・・・
・メモリハス、４・・・・データ転送コントローラ、５
・・・・バスアービタ、６・・・・制御信号線。 代理人 山川政樹（ｔυ為２名）
はこの発明に係るメモリデータ転送方式の一実施例を示
すブロック図である。 １・・・・ＣＰＵ、２・・・・メインメモリ、３・・・
・メモリハス、４・・・・データ転送コントローラ、５
・・・・バスアービタ、６・・・・制御信号線。 代理人 山川政樹（ｔυ為２名）
Claims (1)
- メインメモリと、アクセスされたメインメモリのデータ
を転送するためのメモリバスと、メインメモリ上でのデ
ータ転送を制御するデータ転送コントローラと、このデ
ータ転送コントローラにＣＰＵから制御命令を送るため
の制御信号線と、メインメモリのバス使用権を調停する
バスアービタとを備えたことを特徴とするメモリデータ
転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27176087A JPH01114959A (ja) | 1987-10-29 | 1987-10-29 | メモリデータ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27176087A JPH01114959A (ja) | 1987-10-29 | 1987-10-29 | メモリデータ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01114959A true JPH01114959A (ja) | 1989-05-08 |
Family
ID=17504457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27176087A Pending JPH01114959A (ja) | 1987-10-29 | 1987-10-29 | メモリデータ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01114959A (ja) |
-
1987
- 1987-10-29 JP JP27176087A patent/JPH01114959A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01114959A (ja) | メモリデータ転送方式 | |
| JPS5864528A (ja) | 複数マイクロプロセツサのデ−タ転送方式 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPH07219887A (ja) | Ｄｍａ転送制御装置 | |
| JPH01126749A (ja) | 周辺機器データ制御装置 | |
| JPS6269348A (ja) | デ−タ転送装置 | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JPH0145657B2 (ja) | ||
| JPS63280364A (ja) | デ−タ転送制御方式 | |
| JPS6279557A (ja) | 直接メモリアクセス方式 | |
| JPH0236016B2 (ja) | ||
| JPS61251943A (ja) | デ−タ処理装置 | |
| JPH01248264A (ja) | システムバス競合制御方式 | |
| JPS6336401A (ja) | プロセス制御装置 | |
| JPS616754A (ja) | ダイレクト・メモリ・アクセス転送方式 | |
| JPH0227460A (ja) | 割り込み保留レジスタ制御方式 | |
| JPH03285491A (ja) | Ｐｃ―ロボットコントローラ間インターフェース装置 | |
| JPH02301851A (ja) | システムバスアクセス方式 | |
| JPH0271353A (ja) | ダイレクトメモリアクセス転送方法 | |
| JPS60100251A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPH03110655A (ja) | バス転送制御装置 | |
| JPS63163952A (ja) | デ−タ転送方式 | |
| JPH04169953A (ja) | コンピュータシステム | |
| JPS60254357A (ja) | 入力装置 |