JPH0271353A - ダイレクトメモリアクセス転送方法 - Google Patents
ダイレクトメモリアクセス転送方法Info
- Publication number
- JPH0271353A JPH0271353A JP22226088A JP22226088A JPH0271353A JP H0271353 A JPH0271353 A JP H0271353A JP 22226088 A JP22226088 A JP 22226088A JP 22226088 A JP22226088 A JP 22226088A JP H0271353 A JPH0271353 A JP H0271353A
- Authority
- JP
- Japan
- Prior art keywords
- dmac
- mpu
- data bus
- dma
- memory access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 5
- 239000000872 buffer Substances 0.000 claims abstract description 10
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ダイレクトメモリアクセスコントローラ（以
下、ＤＭＡＣという）とマイクロプロセッサを持つシス
テムのバッファメモリ付ダイレクトメモリアクセス（以
下、ＤＭＡという）転送装置の転送方法に関する。
下、ＤＭＡＣという）とマイクロプロセッサを持つシス
テムのバッファメモリ付ダイレクトメモリアクセス（以
下、ＤＭＡという）転送装置の転送方法に関する。
（従来の技術）
従来、この種のＤＭＡ転送装置はＤＭＡＣ、マイクロプ
ロセッサ−（以下、ＭＰＵという）、メモリ、■０デバ
イスを備えており、メモリをＭＰＵのプログラム用とＤ
ＭＡのバッファ用と共用することにより、ＤＭＡ転送で
きるように構成されている。
ロセッサ−（以下、ＭＰＵという）、メモリ、■０デバ
イスを備えており、メモリをＭＰＵのプログラム用とＤ
ＭＡのバッファ用と共用することにより、ＤＭＡ転送で
きるように構成されている。
第２図は従来のＤＭＡ転送装置の構成を示している。第
２図において、２１はＭＰＵ、２２はＤ Ｍ、 ＡＣ１
２３はＩＯデバイス、２４はメモリである。
２図において、２１はＭＰＵ、２２はＤ Ｍ、 ＡＣ１
２３はＩＯデバイス、２４はメモリである。
次に上記従来例の動作について説明する。第２図におい
て、ＭＰＵ２］はメモリ２４に記憶されているプログラ
ムに従い命令を実行する。ＤＭＡＣはメモリ２４とＩＯ
デバイス２３間の直接メモリアクセス転送を制御する。
て、ＭＰＵ２］はメモリ２４に記憶されているプログラ
ムに従い命令を実行する。ＤＭＡＣはメモリ２４とＩＯ
デバイス２３間の直接メモリアクセス転送を制御する。
ＩＯデバイス２３はデータバスとＩＯババス図示されて
いない）間のインタフェースを司る。メモリ２４にはプ
ログラムとデータが記憶されている。
いない）間のインタフェースを司る。メモリ２４にはプ
ログラムとデータが記憶されている。
このように、上記従来のＤＭＡ転送装置でも、メモリ２
４をＭＰＵ２１のプログラム用とＤＭＡＣ２２のバッフ
ァ用に共用することにより、ＤＭＡ転送を行うことがで
きる。
４をＭＰＵ２１のプログラム用とＤＭＡＣ２２のバッフ
ァ用に共用することにより、ＤＭＡ転送を行うことがで
きる。
（発明が解決しようとする課題）
しかしながら、上記従来のＤＭＡ転送装置では、データ
バスをＭ Ｐ ＵとＤＭＡＣとで時分割的に共用するた
め、高速なりＭＡ転送を行うことができず、また、ＭＰ
ＵとＤＭＡＣが並列処理ができないという問題があった
。
バスをＭ Ｐ ＵとＤＭＡＣとで時分割的に共用するた
め、高速なりＭＡ転送を行うことができず、また、ＭＰ
ＵとＤＭＡＣが並列処理ができないという問題があった
。
本発明はこのような従来の問題を解決するものであり、
ＤＭＡ転送において、高速なりＭＡ転送を実現すると共
に、ＭＰＵと並列処理することができる優れたＤＭＡ転
送方法を提供することを目的とするものである。
ＤＭＡ転送において、高速なりＭＡ転送を実現すると共
に、ＭＰＵと並列処理することができる優れたＤＭＡ転
送方法を提供することを目的とするものである。
（課題を解決するための手段）
本発明は上記目的を達成するために、メモリはＭ Ｐ
Ｕのプログラム用とＤＭＡのバッファ用とを別々に設け
、また、データバスはデータバス用トランシーバを設け
、ＭＰＵ用とＤＭＡ用に分割しＭ Ｐ ＵとＤＭＡとが
各々並列動作ができるようにしたものである。
Ｕのプログラム用とＤＭＡのバッファ用とを別々に設け
、また、データバスはデータバス用トランシーバを設け
、ＭＰＵ用とＤＭＡ用に分割しＭ Ｐ ＵとＤＭＡとが
各々並列動作ができるようにしたものである。
（作 用）
したがって、本発明はよれば、Ｄ Ｍ、 ＡとＭ Ｐ
ｔＪが各々のデータバスをいつでも使用可能となるため
、データバスを時分割に使用する必要がなくなり、高速
なり Ｍ Ａ転送ができる。
ｔＪが各々のデータバスをいつでも使用可能となるため
、データバスを時分割に使用する必要がなくなり、高速
なり Ｍ Ａ転送ができる。
（実施例）
第１−図は本発明の一実施例の構成を示すものである。
第１図において、１１はＭ Ｐ Ｕ、１２はＤ Ｍ Ａ
Ｃｌｌ：３はＩＯデバイス、１４はプログラム用メモリ
、１５はＩ） Ｍ、 Ａバッファ用メモリ、１６はデー
タバスをＣＰＵ用とＤＭＡ用とに分割するデータバス用
トランシーバである。
Ｃｌｌ：３はＩＯデバイス、１４はプログラム用メモリ
、１５はＩ） Ｍ、 Ａバッファ用メモリ、１６はデー
タバスをＣＰＵ用とＤＭＡ用とに分割するデータバス用
トランシーバである。
次に上記実施例の動作について説明する。上記実施例に
おいて、ＤＭＡ転送を行う場合、ＤＭＡＣ１２がメモリ
１５とＩＯデバイス１３を制御し、ＤＭＡＣ用データバ
スを使用してデータの転送を行う。
おいて、ＤＭＡ転送を行う場合、ＤＭＡＣ１２がメモリ
１５とＩＯデバイス１３を制御し、ＤＭＡＣ用データバ
スを使用してデータの転送を行う。
このように、データバスとメモリが各々ＤＭＡＣ用とＭ
Ｐ Ｕ用とに分かれているため、いつでもＤＭＡ転送
を行うことができ、高速なり Ｍ Ａ転送ができる。ま
た、ＤＭＡ転送中でもＣＩ） Ｕが動作可能であり、Ｉ
） Ｍ Ａ ＣとＣＰＵの並列処理ができる。
Ｐ Ｕ用とに分かれているため、いつでもＤＭＡ転送
を行うことができ、高速なり Ｍ Ａ転送ができる。ま
た、ＤＭＡ転送中でもＣＩ） Ｕが動作可能であり、Ｉ
） Ｍ Ａ ＣとＣＰＵの並列処理ができる。
＝３−
（発明の効果）
本発明は上記実施例より明らかなように、ＤＭＡ転送装
置のＤＭＡＣ動作とＭ Ｐ Ｕ動作を独立させたＤＭＡ
転送装置であり、高速なりＭＡ転送と、ＤＭＡＣとＭ
Ｐ Ｕの並列処理ができるという効果を有する。
置のＤＭＡＣ動作とＭ Ｐ Ｕ動作を独立させたＤＭＡ
転送装置であり、高速なりＭＡ転送と、ＤＭＡＣとＭ
Ｐ Ｕの並列処理ができるという効果を有する。
第１図は本発明の一実施例におけるＤＭＡ転送装置の概
略ブロック図、第２図は従来のＤＭＡ転送装置の概略ブ
ロック図である。 １１、２１ ・・ ＭＰＵ（マイクロプロセッサ）、１
２、２２・・・ Ｉ） Ｍ Ａ Ｃ（ダイレクトメモリ
アクセスコントローラ）、１３．２３ ・・ １０デ
バイス、 １４・・・メモリ（プログラム用）、１５・
・ メモリ（バッファ用）、 １６・・データバス用ト
ランシーバ、２４・・・メモリ（プログラム用及びバッ
ファ用）。 特許出願人 松下電器産業株式会社
略ブロック図、第２図は従来のＤＭＡ転送装置の概略ブ
ロック図である。 １１、２１ ・・ ＭＰＵ（マイクロプロセッサ）、１
２、２２・・・ Ｉ） Ｍ Ａ Ｃ（ダイレクトメモリ
アクセスコントローラ）、１３．２３ ・・ １０デ
バイス、 １４・・・メモリ（プログラム用）、１５・
・ メモリ（バッファ用）、 １６・・データバス用ト
ランシーバ、２４・・・メモリ（プログラム用及びバッ
ファ用）。 特許出願人 松下電器産業株式会社
Claims (1)
- ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）と
マイクロプロセッサ（ＭＰＵ）を持つシステムにおいて
、ＤＭＡＣが専用のバッファメモリを有し、データバス
はデータバス用トランシーバで分割し、ＤＭＡＣとＭＰ
Ｕで各々独立して使用可能にしたことを特徴とするダイ
レクトメモリアクセス転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22226088A JPH0271353A (ja) | 1988-09-07 | 1988-09-07 | ダイレクトメモリアクセス転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22226088A JPH0271353A (ja) | 1988-09-07 | 1988-09-07 | ダイレクトメモリアクセス転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0271353A true JPH0271353A (ja) | 1990-03-09 |
Family
ID=16779602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22226088A Pending JPH0271353A (ja) | 1988-09-07 | 1988-09-07 | ダイレクトメモリアクセス転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0271353A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9073755B2 (en) | 2010-09-03 | 2015-07-07 | Tokuyama Corporation | Spherical aluminum nitride powder |
-
1988
- 1988-09-07 JP JP22226088A patent/JPH0271353A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9073755B2 (en) | 2010-09-03 | 2015-07-07 | Tokuyama Corporation | Spherical aluminum nitride powder |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6063609A (ja) | 数値制御装置 | |
| JPH0271353A (ja) | ダイレクトメモリアクセス転送方法 | |
| JPH01114959A (ja) | メモリデータ転送方式 | |
| JPS62233826A (ja) | 二重化フアイルメモリへのデ−タ転送方式 | |
| JP2619385B2 (ja) | Ｄｍａコントローラ | |
| JPH04264652A (ja) | Ｄｍａ制御方式 | |
| JPH01318140A (ja) | マルチプロセッサシステム | |
| JPS58114223A (ja) | デ−タ転送制御方式 | |
| JPS6151258A (ja) | 制御装置間インタ−フエ−ス | |
| JPH02214960A (ja) | 入出力システム | |
| JPS63141160A (ja) | マルチマイクロプロセツサシステムにおけるバス制御方式 | |
| JPH04326149A (ja) | データ処理装置 | |
| JPS61251943A (ja) | デ−タ処理装置 | |
| JPS61272861A (ja) | マルチプロセツサ装置 | |
| JPH03188553A (ja) | マルチプロセッサシステムのデュアルバス方式 | |
| JPH01126749A (ja) | 周辺機器データ制御装置 | |
| JPS63163952A (ja) | デ−タ転送方式 | |
| JPH0298765A (ja) | Ｄｍａデータ転送方式 | |
| JPS6353607A (ja) | コンピユ−タ化数値制御装置 | |
| JPS63206854A (ja) | デ−タ転送方式 | |
| JPS6260044A (ja) | 通信制御装置 | |
| JPS62266639A (ja) | 入出力用デバイスのインタフエ−ス装置 | |
| JPH04361333A (ja) | デバッグ装置 | |
| JPH01184569A (ja) | データ伝送装置 | |
| JPH0279128A (ja) | 共有割込み制御方式 |