JPS58114223A - デ−タ転送制御方式 - Google Patents
デ−タ転送制御方式Info
- Publication number
- JPS58114223A JPS58114223A JP21116981A JP21116981A JPS58114223A JP S58114223 A JPS58114223 A JP S58114223A JP 21116981 A JP21116981 A JP 21116981A JP 21116981 A JP21116981 A JP 21116981A JP S58114223 A JPS58114223 A JP S58114223A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- processing
- area
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は処理装置、入出力装置及びメモリが共通バスで
結ばれたシステムに８けるデータ転送制御方式に関する
。
結ばれたシステムに８けるデータ転送制御方式に関する
。
（２）従来技暫と間一点
処ｍｉｉ置、入出力装置、メモリ等が共通バスで結ばれ
、前記＃Ｉ袈置間のデータ転送がＤＭＡ （直後メモリ
アクセス）制御により行われるシステムにおいて、入出
力装置からメモリへ転送される転送データは、処理され
るべきＩ１０データと、鎖Ｉ１０データが格納されるア
ドレスデータ、Ｉ１０データのバイト数（データ）及び
転送用コード（先頭コードと終りコード）とで構成され
ている。従って処理装置上しては、処理すべきＩ１０デ
ータのみを堆出すデータの整理が必要となり、従来は５
この処理を、ソフトウェアにより行っていた。このため
処理装置の処理効率が低下する欠点があった・（濁 発
明の目的 本発明は上記の欠点を解決するためになされたもので、
処理装置の処理効率を向上するデータ転本発明は、処理
装置と、主記憶装置と、入出力装置と、ＤＭＡ制御部と
が共通パスで結ばれたシステムにおいて、前記主記憶装
置に副バスで直結され前記ＤＭＡ制御部により制御され
るメモリと、骸メモリと前記主記憶装置との間のデータ
転送を制御Ｔ６手段とを前記ＤＭＡ制御部に設け、処理
用データと制御データとで構成される転送データが前記
入出力装置から前記主記憶装置の第１の領域へ転送され
た際、前記処ｆｆ１ｆｉ置から発せられる纂ｌのデータ
転送要求を受けた前記１）ＭＡ制御部は、前記＄Ｉ１１
の領域内の処理用データを前記メモリに転送せしめ、該
ＤＭＡ制御部が前記処Ｊｌ装置より前記制御データを伴
う第２のデータ転送要求を受けたとき、前記メモリ内の
処理用データを前記制御データで指定される前記主記憶
装置の纂２の領域へ転送せしめることをｑ＃黴とするデ
ーよ転送制−万式である。
、前記＃Ｉ袈置間のデータ転送がＤＭＡ （直後メモリ
アクセス）制御により行われるシステムにおいて、入出
力装置からメモリへ転送される転送データは、処理され
るべきＩ１０データと、鎖Ｉ１０データが格納されるア
ドレスデータ、Ｉ１０データのバイト数（データ）及び
転送用コード（先頭コードと終りコード）とで構成され
ている。従って処理装置上しては、処理すべきＩ１０デ
ータのみを堆出すデータの整理が必要となり、従来は５
この処理を、ソフトウェアにより行っていた。このため
処理装置の処理効率が低下する欠点があった・（濁 発
明の目的 本発明は上記の欠点を解決するためになされたもので、
処理装置の処理効率を向上するデータ転本発明は、処理
装置と、主記憶装置と、入出力装置と、ＤＭＡ制御部と
が共通パスで結ばれたシステムにおいて、前記主記憶装
置に副バスで直結され前記ＤＭＡ制御部により制御され
るメモリと、骸メモリと前記主記憶装置との間のデータ
転送を制御Ｔ６手段とを前記ＤＭＡ制御部に設け、処理
用データと制御データとで構成される転送データが前記
入出力装置から前記主記憶装置の第１の領域へ転送され
た際、前記処ｆｆ１ｆｉ置から発せられる纂ｌのデータ
転送要求を受けた前記１）ＭＡ制御部は、前記＄Ｉ１１
の領域内の処理用データを前記メモリに転送せしめ、該
ＤＭＡ制御部が前記処Ｊｌ装置より前記制御データを伴
う第２のデータ転送要求を受けたとき、前記メモリ内の
処理用データを前記制御データで指定される前記主記憶
装置の纂２の領域へ転送せしめることをｑ＃黴とするデ
ーよ転送制−万式である。
（勾 発明の実施例
以下、本発明は図面によって説明する。図面は本発明の
一実施例を説明するブロック図であり、ｌはプロセサ、
２はＤＭＡ１ｉ理部、３は処理部、４は共ムバス、５は
アドレスバス、６はローカルパス、７はＤＭＡ制御部、
人はアドレスデータ、Ｂはバイト数データ、Ｃは制御デ
ータ、Ｄは転送データ、ｄはデータ、Ｅは終りコード、
Ｈは先頭コードｓ 工１＋Ｉｎは入出力装置、Ｌはメモ
リ、Ｍは主記憶装置、ｍ、はバッファ領域、ｍ雪は転送
領域％Ｐｌ・Ｑは転送指令、Ｒはレジスタである。
一実施例を説明するブロック図であり、ｌはプロセサ、
２はＤＭＡ１ｉ理部、３は処理部、４は共ムバス、５は
アドレスバス、６はローカルパス、７はＤＭＡ制御部、
人はアドレスデータ、Ｂはバイト数データ、Ｃは制御デ
ータ、Ｄは転送データ、ｄはデータ、Ｅは終りコード、
Ｈは先頭コードｓ 工１＋Ｉｎは入出力装置、Ｌはメモ
リ、Ｍは主記憶装置、ｍ、はバッファ領域、ｍ雪は転送
領域％Ｐｌ・Ｑは転送指令、Ｒはレジスタである。
図面における入出力装置１．．Ｉｎから主記憶装置Ｍへ
転送される転送データＤは、図面の左部に示すように、
先頭コードＨ１制御データＣ（アドレスデータＡ及びバ
イト数Ｂデータ）、処Ｊ！されるデータｄ及び終りコー
ドＥで構成されるり図に８いて、 ■ 入出力装置の例えば１１からＤＭ八人管理２に対し
、共通バス４へのアクセス要求＜ｌ３１１示してない）
が発せられ、これが許容されると、入出力装置Ｉ、から
の転送データＤは、共通バス４を経て主記憶装置Ｍのバ
ッファ領域ｍ１へ転送される。
転送される転送データＤは、図面の左部に示すように、
先頭コードＨ１制御データＣ（アドレスデータＡ及びバ
イト数Ｂデータ）、処Ｊ！されるデータｄ及び終りコー
ドＥで構成されるり図に８いて、 ■ 入出力装置の例えば１１からＤＭ八人管理２に対し
、共通バス４へのアクセス要求＜ｌ３１１示してない）
が発せられ、これが許容されると、入出力装置Ｉ、から
の転送データＤは、共通バス４を経て主記憶装置Ｍのバ
ッファ領域ｍ１へ転送される。
■ 上記の転送が完了すると、入出力裂置工３からデー
タ転送完了が処ｊｉｌ装置ｌに通知されるので、錫塩ｓ
３はバッファ領域ｍｌにアクセスし、転送データＤの制
御データＣを解析し、アドレスデータＡと、バイト数デ
ータＢとをレジスタＲに格納する口 ■ 次に処理ｓ３は、ＤＭＡ制御部７に対し、転送摺合
ＰＪｇ−発する。
タ転送完了が処ｊｉｌ装置ｌに通知されるので、錫塩ｓ
３はバッファ領域ｍｌにアクセスし、転送データＤの制
御データＣを解析し、アドレスデータＡと、バイト数デ
ータＢとをレジスタＲに格納する口 ■ 次に処理ｓ３は、ＤＭＡ制御部７に対し、転送摺合
ＰＪｇ−発する。
■ これによりＬＩＭＡ制御ｓ７は、主記憶装置Ｍのバ
ッファ領域ｍｌ内のデータｄｆｒ−、ローカルパス６を
介してメモリＬへ転送する・ＯＤＭＡ制御部７は、上記
の転送完了を処理装置１へ通知する。
ッファ領域ｍｌ内のデータｄｆｒ−、ローカルパス６を
介してメモリＬへ転送する・ＯＤＭＡ制御部７は、上記
の転送完了を処理装置１へ通知する。
■ 次に処理ｓ３は、レジスタＲ内の制御データＣ（ア
ドレス・テータ人及びバイト数データＢ）と共に、転送
指令ＱをＬ）Ｍ＾制御部７へ送出するコ ■ これＫよ、９ＤＭＡ制御部７は、メモリＬ内ノテー
タｄｔ、ローカルパス６を経て転送領域ｍ禦へ転送する
。
ドレス・テータ人及びバイト数データＢ）と共に、転送
指令ＱをＬ）Ｍ＾制御部７へ送出するコ ■ これＫよ、９ＤＭＡ制御部７は、メモリＬ内ノテー
タｄｔ、ローカルパス６を経て転送領域ｍ禦へ転送する
。
上記のデータ転送制御によシ、入出力装置（ＩＩ）から
の処理さるべきデータｄのみが、転送領域ｍ。
の処理さるべきデータｄのみが、転送領域ｍ。
に格納されることになる。従って処理装置１が処理を実
行する際には、転送領域ｍ■の純粋なデータｄのみにア
クセスすればよい。
行する際には、転送領域ｍ■の純粋なデータｄのみにア
クセスすればよい。
（６） 発明の効果
従来は上述のデータ整理の転送制御管ソフトウェアによ
〕地理していたが、本発明では、これをＤＭＡ制御部に
委ねるので、処理装置の負担が軽減し、処理効率が着し
く向上する利点を有する。
〕地理していたが、本発明では、これをＤＭＡ制御部に
委ねるので、処理装置の負担が軽減し、処理効率が着し
く向上する利点を有する。
図面は本発明の一実施例を説明するブロック図でＴｏ９
、図中に用いた符号は次の通夛である。 １はプロセサ、２はＤＭＡ管思部、３は処ｍ部。 ４は共通パス、５はアドレスバス、６はローカルパス、
７はＤＭＡ制御部、Ａはアドレスデータ。 Ｂはバイト数データ、Ｃは制御データ、Ｄは転送データ
、ｄはデータ、ＥはＭｌ）コード、Ｈは先頭コード、Ｉ
ＨＩｎは入出力装置、Ｌはメモリ、Ｍは主記憶装置９ｍ
、はバッファ領域０ｍ、は転送領域。
、図中に用いた符号は次の通夛である。 １はプロセサ、２はＤＭＡ管思部、３は処ｍ部。 ４は共通パス、５はアドレスバス、６はローカルパス、
７はＤＭＡ制御部、Ａはアドレスデータ。 Ｂはバイト数データ、Ｃは制御データ、Ｄは転送データ
、ｄはデータ、ＥはＭｌ）コード、Ｈは先頭コード、Ｉ
ＨＩｎは入出力装置、Ｌはメモリ、Ｍは主記憶装置９ｍ
、はバッファ領域０ｍ、は転送領域。
Claims (1)
- 処理装置と、主記憶偏置と、入出力装置と、ＤＭＡ制御
部とが共通バスで結ばれたシステムに８いて、前記主記
憶製置に副バスで直結され前記ＤＭＡ制＠部により制御
されるメモリと、該メモリと前記主記憶装置との間のデ
ータ転送を制御する手段とを前記ＤＭＡ制御部Ｊこ設け
、処理用データと制御データとで構成される転送データ
が前記入出力装置から前記主記憶装置の謳ｌの領域へ転
送された際、前記処ａ装置から発せられる第１のデータ
転送要求を受けた前記ＤＭ人制ｗ部は、ＩｗＩ記謳ｌの
領域内の処理用データを前記メモリに伝送せしめ、錬Ｄ
ＭＡ＠御部が前記処ｍｉ装置よりＩＩｌ配制御データを
伴う第２のデータ転送要求を受けたとき、前記メモリ内
の処理用データを前記制御データで指定される前記主紀
憶装置のｌＩ２の領域へ転送せしめることを特徴とする
データ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21116981A JPS58114223A (ja) | 1981-12-28 | 1981-12-28 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21116981A JPS58114223A (ja) | 1981-12-28 | 1981-12-28 | デ−タ転送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58114223A true JPS58114223A (ja) | 1983-07-07 |
Family
ID=16601547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21116981A Pending JPS58114223A (ja) | 1981-12-28 | 1981-12-28 | デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114223A (ja) |
-
1981
- 1981-12-28 JP JP21116981A patent/JPS58114223A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6138507B2 (ja) | ||
| US7698476B2 (en) | Implementing bufferless direct memory access (DMA) controllers using split transactions | |
| JPH03188546A (ja) | バスインターフェイス制御方式 | |
| JPS58114223A (ja) | デ−タ転送制御方式 | |
| JPS622747A (ja) | 受信制御方式 | |
| JPH07104845B2 (ja) | 並列処理装置 | |
| JPS6279557A (ja) | 直接メモリアクセス方式 | |
| JPS61250758A (ja) | 通信制御装置 | |
| JPH0246967B2 (ja) | ||
| JPS63163952A (ja) | デ−タ転送方式 | |
| JPH02301851A (ja) | システムバスアクセス方式 | |
| JPS6373453A (ja) | 共通バス制御方式 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPS63142416A (ja) | 入出力制御方式 | |
| JPS62190546A (ja) | デ−タ転送制御方式 | |
| JPS581256A (ja) | メモリアクセス制御方式 | |
| JPS61262955A (ja) | 通信制御装置のバツフア管理方式 | |
| JPS6126162A (ja) | 入出力制御方法 | |
| JPH01114959A (ja) | メモリデータ転送方式 | |
| JPH0784969A (ja) | データ転送システム | |
| JPH01181144A (ja) | データ入出力装置 | |
| JPH0275049A (ja) | データ転送制御方式 | |
| JPS61251943A (ja) | デ−タ処理装置 | |
| JPS63146148A (ja) | バス方式 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 |