JPS63204456A - バス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のプロセッサが同一バスを介して接続さ
れたマルチプロセッサシステムに関し。

特に、プロセッサ間通信の制御を行なうバス制御装置に
関する。

〔従来の技術〕

従来、この種のマルチプロセッサシステムにおいては、
共通バス上にプロセッサ相互間全専用の信号線で接続す
ることによってプロセッサ間通信を制御したり、特別な
データ転送手段によるメツセージ通信によってプロセッ
サ間の通信を制御していた。

〔発明が解決しようとする問題点〕

前述したプロセッサ相互間を専用の信号線で接続するこ
とによるプロセッサ間の通信制御方式では、共通バスの
信号線がマルチプロセッサシステムを構成するプロセッ
サの接続台数に従って増大するという欠点がある。又、
特別なデータ転送手段によるプロセッサ間の通信制御方
式では、ノ・−ド量の増大、及びデータ転送の複雑化を
招いてしまうという欠点を有している。

〔問題点を解決するための手段〕

本発明によるバス制御装置は、複数のプロセッサを各々
バス制御装置を介してアドレスバスとデータバスを含む
共通バスで接続し、該複数のプロセッサ間で通信全行な
うマルチプロセッサシステムにおいて、前記アドレスバ
スで通信される通信先プロセッサ表示を保持する通信先
プロセッサ表示保持手段と、バス制御装置に直接結合さ
れたプロセッサのプロセッサ表示を有する自プロセッサ
表示保持手段と、該自プロセッサ表示保持手段と前記通
信先プロセッサ表示保持手段内の各プロセッサ表示を比
較するプロセッサ表示比較手段と。

該プロセッサ表示比較手段による比較結果が一致したと
き、前記データバスで通信される通信元プロセッサ表示
を保持する通信元プロセッサ表示保持手段とを有するこ
とを特徴とする。

〔作用〕 通信元プロセッサによシ、前記アドレスバスに。

通信先プロセッサ表示が設定されると、該通信元プロセ
ッサ以外の全てのプロセッサに直接結合されたバス制御
装置は、該アドレスバスに設定された通信先プロセッサ
表示を前記通信先プロセッサ表示保持手段に取込むと共
に、前記プロセッサ表示比較手段で前記自プロセッサ表
示と該受信した通信先ゾロセッサ表示を比較し、一致し
た場合には、該データバスに設定された通信元プロセッ
サ表示を通信元プロセッサ表示保持手段内に保持して、
前記バス制御装置に直接結合されたプロセッサに通知す
る。

〔実施例〕

以下１本発明の実施例について図面を参照して説明する
。

第１図を参照して１本発明の一実施例によるバス制御装
置１１０は、共通バス３００にアドレス信号線３０１．
データ信号線３０２．及び制御信号線３０３を介して接
続され、プロセッサ１００にプロセッサアドレス信号線
１０１．プロセッサデータ信号線１０２．プロセッサ制
御信号線１０３゜及び割込み信号線１０４を介して接続
されている。

同様に、バス制御装置２１０は、共通バス３００にアド
レス信号線３０１．データ信号線３０２゜及び制御信号
線３０３を介して接続され、プロセッサ２００にプロセ
ッサアドレス信号線２０１゜ゾロセッサデータ信号線２
０２．プロセッサ制御信号線２０３．及び割込み信号線
２０４を介して接続されている。

バス制御装置１１０は、アドレスデータバッファ１２０
．プロセッサ割込みソースレジスタ１２１゜アドレス判
別回路１２３．及び制御回路１２４から構成されている
。バス制御装置２１０も、バス制御装置１１０と同様の
構成を有しているが、簡単化のため図示及び説明を省略
する。

次に、プロセッサ２００からプロセッサ１００への通信
全実行する場合の動作について説明する。

まず、プロセッサ２００ば、バス制御装置２１０て対し
て、第２図に示される形式のゾロセッサ間通信命令を与
える。第２図に示されたゾロセッサ間通信命令は、１６
ビツトから族９．ビットＯ〜１１の１０３Ｆ”がプロセ
ッサ間通信命令である旨を示し、ビット１２〜１５が通
信先であるプロセッサ１００のプロセッサ番号を示す。

バス制御装置２１０は、上記プロセッサ間通信命令を受
信すると、それをアドレス情報としてアドレス信号線３
０１ｔ−介し、又、第３図に示される形式の通信元であ
る自プロセッサ番号を含む情報をデータ信号線３０２’
ｉ介し、制御信号線３０３を制御して、共通・ぐス３０
０へ出力する。

バス制御装置１１０では、共通バス３００上のアドレス
信号線３０１のアドレス情報がアドレス判別回路１２３
に入力する。アドレス判別回路１２３は、自プロセッサ
番号を保持するレジスタを含み、受信したアドレス情報
中の通信先プロセッサ番号とこのレジスタに保持された
自プロセッサ番号とを比較することによシ、自プロセッ
サに対するプロセッサ間通信であるかを判別する。この
場合、自プロセッサに対するプロセッサ間通信であるの
で、アドレス判別回路１２３は、プロセッサ通信要求信
号を制御回路１２４へ信号線１３０を介して通知する。

制御回路１２４は、プロセッサ通信要求信号を受信する
と、プロセッサ割込みソースレジスタ１２１へ信号線ｘ
３ｉｔ−介しソースデータ書込み要求信号を与える。プ
ロセッサ割込みソースレジスタ１２１は、ソースデータ
書込み要求信号を受信すると、共通バス３００上のデー
タ信号線３０２に与えられた第３図の情報中の通信元プ
ロセッサ番号を格納する。そして、プロセッサ割込みソ
ースレジスタ１２１は１割込み信号線１０４を介して鯖
込み信号をプロセッサ１００に対して出力する。

プロセッサ１００は、バス制御装置１１０からの割込み
信号を受信すると、プロセッサアドレス信号線１０１及
びプロセッサ制御信号線１０３を制御して、バス制御装
置１１０内のプロセッサ割込みソースレジスタ１２１に
格納されている通信元プロセッサ番号をプロセッサデー
タ信号線１０２を介して読み込む。

〔発明の効果〕

以上説明したように本発明は、マルチプロセッサシステ
ムにおけるプロセッサ間通信において。

共通バスに接続されたバス制御装置に対して通信元のプ
ロセッサのプロセッサ間転送命令によシ通信先プロセッ
サに接続されるバス制御装置へ１通信元プロセッサ番号
と通信先プロセッサ番号とを転送することにより２通信
先のバス制御装置が。

それに接続される自プロセッサへ割込みを発生する手段
全もち１通信先のプロセッサが接続されるバス制御装置
内のプロセッサ割込みソースレジスタに格納された送信
元プロセッサ番号を入力することによシ１通信元のプロ
セッサを判定できる。

すなわち、７°ロセッサ間通信のため特別なデータ転送
手段等を設けることなくかつ、マルチプロセッサシステ
ムにおけるプロセッサの接続台数が増加した場合でもハ
ード量の増大をまねくことはなく容易に拡張できる。

以下余日

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図はプロセッサ間通信命令及びアドレス信号線に出
力されるアドレス情報の形式の一例を示す図、第３図は
データ信号線に出力される情報の形式の一例を示す図で
ある。 １００．２００・・・プロセッサ、１１０，２１０・・
・バス制御装置、１２０・・・アドレスデータバッファ
、１２１・・・プロセッサ割込みソースレジスタ。 １２３・・・アドレス判別回路、１２４・・・制御回路
。 ３００・・・共通バス、３０１・・・アドレス信号線。 ３０２・・・データ信号線、３０３・・・制御信号線。 第１図

Claims (1)

【特許請求の範囲】
1. １、複数のプロセッサを各々バス制御装置を介してアド
   レスバスとデータバスを含む共通バスで接続し、該複数
   のプロセッサ間で通信を行なうマルチプロセッサシステ
   ムにおいて、前記アドレスバスで通信される通信先プロ
   セッサ表示を保持する通信先プロセッサ表示保持手段と
   、バス制御装置に直接結合されたプロセッサのプロセッ
   サ表示を有する自プロセッサ表示保持手段と、該自プロ
   セッサ表示保持手段と前記通信先プロセッサ表示保持手
   段内の各プロセッサ表示を比較するプロセッサ表示比較
   手段と、該プロセッサ表示比較手段による比較結果が一
   致したとき、前記データバスで通信される通信元プロセ
   ッサ表示を保持する通信元プロセッサ表示保持手段とを
   有することを特徴とするバス制御装置。