JPS60120443A - 未定義命令検出回路 - Google Patents
未定義命令検出回路Info
- Publication number
- JPS60120443A JPS60120443A JP58229425A JP22942583A JPS60120443A JP S60120443 A JPS60120443 A JP S60120443A JP 58229425 A JP58229425 A JP 58229425A JP 22942583 A JP22942583 A JP 22942583A JP S60120443 A JPS60120443 A JP S60120443A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- instruction
- instructions
- undefined
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａ） 発明の技術分野
本発明は未定義命令検出回路に係り、特にマイクロプロ
セッサの誤動作検出に使用する未定義命令検出回路に関
するものである。
セッサの誤動作検出に使用する未定義命令検出回路に関
するものである。
山）従来技術と問題点
近年、通信機器へのマイクロプロセッサの適用が多くな
っているが、マイクロプロセッサが雑音等により誤動作
する場合がある。この誤動作を検出する回路として従来
からウォッチドッグ・タイマ回路が主として用いられて
いる。
っているが、マイクロプロセッサが雑音等により誤動作
する場合がある。この誤動作を検出する回路として従来
からウォッチドッグ・タイマ回路が主として用いられて
いる。
第１図はウォッチドッグ・タイマ回路の動作を説明する
為の図で、第１図（ａｌはウォッチドッグ・タイマ回路
を、第１図（ｂ）はウォッチドッグ・タイマ回路の動作
を説明する為のマイクロプロセッサの命令実行フロー例
をそれぞれ示す。
為の図で、第１図（ａｌはウォッチドッグ・タイマ回路
を、第１図（ｂ）はウォッチドッグ・タイマ回路の動作
を説明する為のマイクロプロセッサの命令実行フロー例
をそれぞれ示す。
尚、第１図（ｂｌＯ中で○はマイクロプロセッサが実行
する命令を、口は命令を実行する対象を指定したものを
、Ｒ１は第１図＋ａｌのＴ秒タイマ１をＴ秒以内にリセ
ットする命令群をそれぞれ表している。
する命令を、口は命令を実行する対象を指定したものを
、Ｒ１は第１図＋ａｌのＴ秒タイマ１をＴ秒以内にリセ
ットする命令群をそれぞれ表している。
第１図（ｂｌに於て、マイクロプロセッサが正常に動作
している時は点線の矢印の如く動作する。即ち、■の命
令○の読み出し一一■の命令○の読み出し・・−リセッ
ト命令群Ｒ１の読み出しにより第１図の端子２にリセッ
ト信号が送られるのでＴ秒カウンタ１はＴ秒以内にリセ
ットされ再びクロックＣＬＫをカウントし始める。
している時は点線の矢印の如く動作する。即ち、■の命
令○の読み出し一一■の命令○の読み出し・・−リセッ
ト命令群Ｒ１の読み出しにより第１図の端子２にリセッ
ト信号が送られるのでＴ秒カウンタ１はＴ秒以内にリセ
ットされ再びクロックＣＬＫをカウントし始める。
一方、命令実行フローはそのまま進んで再びＴ秒以内に
現れるリセット命令群Ｒ２（図示せず）によりＴ秒カウ
ンタｌば又リセットされるが、命令実行フローはそのま
ま進む。この様な過程を経てマイクロプロセッサは命令
実行フローの全てを実行する。
現れるリセット命令群Ｒ２（図示せず）によりＴ秒カウ
ンタｌば又リセットされるが、命令実行フローはそのま
ま進む。この様な過程を経てマイクロプロセッサは命令
実行フローの全てを実行する。
次に、マイクロプロセッサの動作が異常の場合は、実線
（１）で示す様に■の命令○から■の命令○に行かずに
命令の実行対象である口を読み出す事かある。マイクロ
プロセッサは読み出した命令が間違いであるかどうかは
検出できないので読み出した口を命令と解釈し、その後
のマイクロプロセッサの動作は命令○を読み出すのか又
は実行対象である口を読み出すのか分からなくなる。
（１）で示す様に■の命令○から■の命令○に行かずに
命令の実行対象である口を読み出す事かある。マイクロ
プロセッサは読み出した命令が間違いであるかどうかは
検出できないので読み出した口を命令と解釈し、その後
のマイクロプロセッサの動作は命令○を読み出すのか又
は実行対象である口を読み出すのか分からなくなる。
一方、Ｔ秒カウンタ】はＴ秒以内に第１図（ａｌの端子
２にリセット信号が入力されなければオーバーフローに
なり、この１秒カウンタ１からタイムアウト信号がマイ
クロプロセッサ（図示せず）に送られる。そこでマイク
ロプロセッサはりセントされ命令実行フローを最初から
実行することになる。
２にリセット信号が入力されなければオーバーフローに
なり、この１秒カウンタ１からタイムアウト信号がマイ
クロプロセッサ（図示せず）に送られる。そこでマイク
ロプロセッサはりセントされ命令実行フローを最初から
実行することになる。
この様なウォッチドッグタイマ回路を用いた誤動作検出
回路は下記の様な問題があった。
回路は下記の様な問題があった。
（１）誤動作が発生した場合、その後マイクロプロセッ
サを動作させても意味がないので、誤ったら直ぐにマイ
クロプロセッサの動作を命令実行フローの先頭に戻した
い。しかし、従来の回路では前記の様にマイクロプロセ
ッサのリセット迄に最大Ｔ秒かかる。
サを動作させても意味がないので、誤ったら直ぐにマイ
クロプロセッサの動作を命令実行フローの先頭に戻した
い。しかし、従来の回路では前記の様にマイクロプロセ
ッサのリセット迄に最大Ｔ秒かかる。
（２）第１図ｆｂｌ内の（１１から（２）に示す様に（
１１の誤動作がＴ秒以内に復旧してマイクロプロセッサ
の誤動作が見えない場合がある。この場合の演算結果は
信頼出来ない。
１１の誤動作がＴ秒以内に復旧してマイクロプロセッサ
の誤動作が見えない場合がある。この場合の演算結果は
信頼出来ない。
（３ン 第１図（ｂｌ内の（３）に示す様に誤動作によ
りυセント命令群Ｒ１を含む無限ループに入り込む可能
性があり、この場合には誤動作検出はできない。
りυセント命令群Ｒ１を含む無限ループに入り込む可能
性があり、この場合には誤動作検出はできない。
ｔｃ＋ 発明の目的
本発明は上記従来技術の問題に鑑みなされたものであっ
て、誤動作が発生した場合に直ちにマイクロプロセッサ
のりセント及び警報が発生する未定義命令検出回路を提
供することを目的としている。
て、誤動作が発生した場合に直ちにマイクロプロセッサ
のりセント及び警報が発生する未定義命令検出回路を提
供することを目的としている。
ｆｄ＋ 発明の構成
上記発明の目的はマイクロプロセッサ・システムに於て
、マイクロプロセッサに依ってリードオンリ・メモリ
（以下ＲＯＭと省略）から読み出された命令が定義命令
か未定義命令かを検出する手段と、該検出手段より未定
義命令が検出された時に命令実行フローの先頭から再度
命令を実行する様にマイクロプロセッサに指令すると共
にマイクロプロセッサ誤動作の警報を発生する手段とを
有する事を特徴とする未定義命令検出回路を提供するこ
とにより達成される。
、マイクロプロセッサに依ってリードオンリ・メモリ
（以下ＲＯＭと省略）から読み出された命令が定義命令
か未定義命令かを検出する手段と、該検出手段より未定
義命令が検出された時に命令実行フローの先頭から再度
命令を実行する様にマイクロプロセッサに指令すると共
にマイクロプロセッサ誤動作の警報を発生する手段とを
有する事を特徴とする未定義命令検出回路を提供するこ
とにより達成される。
（ｅ） 発明の実施例
第２図は本発明の一実施例の接続図である。
図中、１１はマイクロプロセッサを、１２は未定義命令
検出用ＲＯＭを、１３はフリップ・フロ５ンプ回路を、
１４はマイクロプロセッサ・リセット回路を、１５及び
１６は端子をそれぞれ示す。
検出用ＲＯＭを、１３はフリップ・フロ５ンプ回路を、
１４はマイクロプロセッサ・リセット回路を、１５及び
１６は端子をそれぞれ示す。
これらの各要素は次の様に接続されている。
端子１５はマイクロプロセッサ１１及びフリップ・フロ
ップ１３と、マイクロプロセッサ１１の端子Ｒ３Ｔはマ
イクロプロセッサ・リセット回路１４を介してフリップ
・フロップ回路１３の端子ＣＬＲ及びＱと、端子５ＹＮ
Ｃはインバータを介して及び端子Ｄｏ＝０７はそれぞれ
検出用ＲＯＭ １２の端子ＣＥ、ＯＥ及びＡｏ〜八７へ
接続される。又、前記検出用ＲＯＭ １２の端子Ｄｏは
インバータ及びフリップ・フロップ回路１３を介して端
子１６と接続される。
ップ１３と、マイクロプロセッサ１１の端子Ｒ３Ｔはマ
イクロプロセッサ・リセット回路１４を介してフリップ
・フロップ回路１３の端子ＣＬＲ及びＱと、端子５ＹＮ
Ｃはインバータを介して及び端子Ｄｏ＝０７はそれぞれ
検出用ＲＯＭ １２の端子ＣＥ、ＯＥ及びＡｏ〜八７へ
接続される。又、前記検出用ＲＯＭ １２の端子Ｄｏは
インバータ及びフリップ・フロップ回路１３を介して端
子１６と接続される。
この様に接続された未定義命令検出回路の動作は次の様
である。
である。
一般にマイクロプロセッサが扱う命令は８ビツトマイク
ロプロセツサの場合２５６以内であり、この中に定義命
令（第１図（ｂｌの０の部分）と未定義命令（第１図ｆ
ｂ）の口の部分）が存在し、未定義命令のある所は前も
って判っている。
ロプロセツサの場合２５６以内であり、この中に定義命
令（第１図（ｂｌの０の部分）と未定義命令（第１図ｆ
ｂ）の口の部分）が存在し、未定義命令のある所は前も
って判っている。
そこで、これらの命令のうち定義命令に対しては例えば
１”を、未定義命令に対しては“０”を２５６アドレス
以上のアドレスを持つ検出用１？０Ｍ１２のデータ１ビ
ツトに書き込んで置く。
１”を、未定義命令に対しては“０”を２５６アドレス
以上のアドレスを持つ検出用１？０Ｍ１２のデータ１ビ
ツトに書き込んで置く。
第３図は命令の内容を検出用ＲＯＭに書き込んだ状態を
示す。
示す。
ここで、マイクロプロセッサ１１が１７０Ｍ （図示せ
ず）から読み出した命令はマイクロプロセッサ１１と検
出用ＲＯＭ １２に入力される。検出用ＲＯＭ １２に
入力された命令はこの中で未定義命令か否かが検出され
る。
ず）から読み出した命令はマイクロプロセッサ１１と検
出用ＲＯＭ １２に入力される。検出用ＲＯＭ １２に
入力された命令はこの中で未定義命令か否かが検出され
る。
一方、マイクロプロセッサ１１は読み出した命令が入力
された時に、命令が入力されたと云う信号を端子５ＹＮ
Ｃより検出用ＲＯＭ１２に送出する。これにより検出用
ＲＯＭ １２で検出された結果がフリップ・フロップ回
路１３に読み出される。
された時に、命令が入力されたと云う信号を端子５ＹＮ
Ｃより検出用ＲＯＭ１２に送出する。これにより検出用
ＲＯＭ １２で検出された結果がフリップ・フロップ回
路１３に読み出される。
この検出結果が未定義命令を示す“０”の時はフリップ
・フロップ回路１３の出力で駆動されたマイクロプロセ
ッサ・リセット回路１４の出力がマイクロプロセッサ１
１に加えられるので、マイクロプロセッサ１１の動作は
り七ソトされて命令実行フローを最初から実行すると共
にマイクロプロセッサ１１の誤動作を示す警報が端子１
６に出力される。
・フロップ回路１３の出力で駆動されたマイクロプロセ
ッサ・リセット回路１４の出力がマイクロプロセッサ１
１に加えられるので、マイクロプロセッサ１１の動作は
り七ソトされて命令実行フローを最初から実行すると共
にマイクロプロセッサ１１の誤動作を示す警報が端子１
６に出力される。
（ｆ）発明の詳細
な説明した様に、本発明によればマイクロプロセッサの
命令のうち未定義命令のある所は判っているので、この
内容を検出用ＲＯＭに書き込んで置く。
命令のうち未定義命令のある所は判っているので、この
内容を検出用ＲＯＭに書き込んで置く。
そしてマイクロプロセッサが読み出した命令が未定義命
令か否かを読み出すごとに、この検出用ＲＯＭでチェッ
クするので、マイクロプロセッサが誤動作した時にＴ秒
待つことなく直ちにこのマイクロプロセッサの動作がリ
セフトされて命令実行フローを最初から実行し直すと共
に誤動作の警報が出力され誤動作の検出に有効である。
令か否かを読み出すごとに、この検出用ＲＯＭでチェッ
クするので、マイクロプロセッサが誤動作した時にＴ秒
待つことなく直ちにこのマイクロプロセッサの動作がリ
セフトされて命令実行フローを最初から実行し直すと共
に誤動作の警報が出力され誤動作の検出に有効である。
第１図はマイクロプロセッサの誤動作を検出する為の従
来例を説明する為の図を、第２図は本発明の一実施例を
、第３図は命令の内容を検出用１２０門に書き込んだ状
態の一例を示す図をそれぞれ示す。 図中、１１はマイクロプロセッサを、１２は検出用リー
ドオンリ・メモリを、１３はフリップ・フロップ回路を
、１４はマイクロプロセッサ・リセット回路をそれぞれ
示す。 第３ 図 Ｘ（１１丈彫Ｉ′ １（１足礼郵今 ＯはＬ突義４（今
来例を説明する為の図を、第２図は本発明の一実施例を
、第３図は命令の内容を検出用１２０門に書き込んだ状
態の一例を示す図をそれぞれ示す。 図中、１１はマイクロプロセッサを、１２は検出用リー
ドオンリ・メモリを、１３はフリップ・フロップ回路を
、１４はマイクロプロセッサ・リセット回路をそれぞれ
示す。 第３ 図 Ｘ（１１丈彫Ｉ′ １（１足礼郵今 ＯはＬ突義４（今
Claims (1)
- マイクロプロセッサ・システムに於て、マイクロプロセ
ッサに依ってリードオンリ・メモリから読み出された命
令が定義命令か未定義命令かを検出する手段と、該検出
手段より未定義命令が検出された時に命令実行フローの
先頭から再度命令を実行する様にマイクロプロセッサに
指令すると共にマイクロプロセッサ誤動作の警報を発生
する手段とを有する事を特徴とする未定義命令検出回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58229425A JPS60120443A (ja) | 1983-12-05 | 1983-12-05 | 未定義命令検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58229425A JPS60120443A (ja) | 1983-12-05 | 1983-12-05 | 未定義命令検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60120443A true JPS60120443A (ja) | 1985-06-27 |
Family
ID=16892019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58229425A Pending JPS60120443A (ja) | 1983-12-05 | 1983-12-05 | 未定義命令検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60120443A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01197845A (ja) * | 1988-02-02 | 1989-08-09 | Nec Corp | 情報処理装置 |
| JPH0520057A (ja) * | 1991-07-12 | 1993-01-29 | Pfu Ltd | 再起動方式 |
-
1983
- 1983-12-05 JP JP58229425A patent/JPS60120443A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01197845A (ja) * | 1988-02-02 | 1989-08-09 | Nec Corp | 情報処理装置 |
| JPH0520057A (ja) * | 1991-07-12 | 1993-01-29 | Pfu Ltd | 再起動方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0481932A (ja) | 割込みコントローラ | |
| JPS60120443A (ja) | 未定義命令検出回路 | |
| JPS60120445A (ja) | 命令フエッチ・チエック回路 | |
| JPS6339069A (ja) | デイジタル入出力制御装置の定周期割込み通知方法 | |
| KR890005353B1 (ko) | 마이크로 프로세서의 오동작 방지법 | |
| US5007056A (en) | Processing circuit having an error detecting and correcting circuit therein | |
| JP2945123B2 (ja) | 通信システム | |
| JPS5938852A (ja) | 障害処理方式 | |
| JP2979918B2 (ja) | 割り込み検出回路 | |
| JP3110124B2 (ja) | マルチコンピュータシステムにおける障害検出方式 | |
| JP2981275B2 (ja) | プログラマブルコントローラ | |
| JPS63228855A (ja) | 通信制御装置 | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPH0465407B2 (ja) | ||
| JPS6145340A (ja) | 暴走監視方式 | |
| JPS6323598B2 (ja) | ||
| JPH0496832A (ja) | 障害情報収集装置 | |
| JPH01252049A (ja) | 非同期データ伝送方式 | |
| JPH0460846A (ja) | フォールト・トレラント・コンピュータ | |
| JPH0782407B2 (ja) | マイクロプロセッサのリセット処理方法 | |
| JPS5922147A (ja) | 再試行処理のチエツク方式 | |
| JPS63150732A (ja) | プログラム走行監視装置 | |
| JPS6010949A (ja) | 直列伝送デ−タ先行処理方式 | |
| JPH0764823A (ja) | ウォッチドックタイマ回路 | |
| JPS61121140A (ja) | コンピユ−タの暴走検出方式 |