JPS6194162A - 時間監視制御機能を備えた情報処理装置 - Google Patents
時間監視制御機能を備えた情報処理装置Info
- Publication number
- JPS6194162A JPS6194162A JP59215139A JP21513984A JPS6194162A JP S6194162 A JPS6194162 A JP S6194162A JP 59215139 A JP59215139 A JP 59215139A JP 21513984 A JP21513984 A JP 21513984A JP S6194162 A JPS6194162 A JP S6194162A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- address
- information
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情１ｉＢ処理装置に関し、特にデータ転送に際
し時間監視制御機能を備えた情報処理装置に関する。
し時間監視制御機能を備えた情報処理装置に関する。
ディジタル信号を取扱う情・報処理装置においては、非
同１すＩデータ転送に際し１、第４図に示されるように
、データ転送の応答確認のためのハンドシェイク（信号
のやりとり）が行われる。非同期転送においては、アク
ノリッジ（ＡＳＫ）信号またはエラー信号で応答しない
と、Ｒ／Ｗ （リードまたはライト）命令を出している
プロセッサ等はハング状態（待ち状態）どなってしまう
。従って未定義なレジスタやｌ１０（入出力端末装置）
アクセスまたはオプションによるＩｌｏで未接続なもの
をアクセスしようとした場合には、エラー信号を返す必
要がある。このエラー信号を返すタイミングは、各転送
対象のコントローラによってもレジスタによっても異な
り、同じタイミングでエラー信号を返すように時間監視
を行うと最大値のもので統一することになり、Ｉｌｏや
レジスタの存無を実際にＲ／Ｗ命令等によって判別する
ような場合には無駄な時間が多くなる。また個別にタイ
ム・アウトを検出しようとするとハードウェアが増加し
てしまうという問題点が生ずる。
同１すＩデータ転送に際し１、第４図に示されるように
、データ転送の応答確認のためのハンドシェイク（信号
のやりとり）が行われる。非同期転送においては、アク
ノリッジ（ＡＳＫ）信号またはエラー信号で応答しない
と、Ｒ／Ｗ （リードまたはライト）命令を出している
プロセッサ等はハング状態（待ち状態）どなってしまう
。従って未定義なレジスタやｌ１０（入出力端末装置）
アクセスまたはオプションによるＩｌｏで未接続なもの
をアクセスしようとした場合には、エラー信号を返す必
要がある。このエラー信号を返すタイミングは、各転送
対象のコントローラによってもレジスタによっても異な
り、同じタイミングでエラー信号を返すように時間監視
を行うと最大値のもので統一することになり、Ｉｌｏや
レジスタの存無を実際にＲ／Ｗ命令等によって判別する
ような場合には無駄な時間が多くなる。また個別にタイ
ム・アウトを検出しようとするとハードウェアが増加し
てしまうという問題点が生ずる。
上述の従来例の１つを第４図のタイムチャートを用いて
説明する。まずデータ転送を行う対象（■１０またはレ
ジスタ等）のアドレス（ＡＤＲ）が指定されると、該ア
ドレスからチップセレクト信号（Ｃ３）が求められ、次
いでその転送対象に応じてリードまたはライト命令（Ｒ
／Ｗコマンド）が出される。上述の各信号の授受の後、
データ（ＤＡＴＡ）が転送され、その後アクノリッジ（
ＡＣＫ）信号が送り返される。第４図中の破線は、その
信号の発生によって引続いて変化する信号を指示する。
説明する。まずデータ転送を行う対象（■１０またはレ
ジスタ等）のアドレス（ＡＤＲ）が指定されると、該ア
ドレスからチップセレクト信号（Ｃ３）が求められ、次
いでその転送対象に応じてリードまたはライト命令（Ｒ
／Ｗコマンド）が出される。上述の各信号の授受の後、
データ（ＤＡＴＡ）が転送され、その後アクノリッジ（
ＡＣＫ）信号が送り返される。第４図中の破線は、その
信号の発生によって引続いて変化する信号を指示する。
ＡＣＫ信号が返送された後Ｒ／Ｗ命令が終了し、Ｒ／Ｗ
命令の終了によってＡＣＫ信号がクリアされる。もし何
等かの理由でＡＣＫ信号が返送されない場合は、転送対
象のＩｌｏまたはレジスタ等の、Ｒ／Ｗ命令受信後ＡＣ
Ｋ信号を応答する迄の通常における最長時間の期間待っ
てなおＡＣＫ信号が返送されない時、エラー信号を発生
するようにしている。
命令の終了によってＡＣＫ信号がクリアされる。もし何
等かの理由でＡＣＫ信号が返送されない場合は、転送対
象のＩｌｏまたはレジスタ等の、Ｒ／Ｗ命令受信後ＡＣ
Ｋ信号を応答する迄の通常における最長時間の期間待っ
てなおＡＣＫ信号が返送されない時、エラー信号を発生
するようにしている。
前述のような従来技術における問題点にかんがみ、本発
明は各データ転送対象であるＩｌｏおよびレジスタに対
し適切な時間監視を少ないハードウェアで実現し、非同
期データ転送におけるオーバヘッドを解決しようとする
ものである。
明は各データ転送対象であるＩｌｏおよびレジスタに対
し適切な時間監視を少ないハードウェアで実現し、非同
期データ転送におけるオーバヘッドを解決しようとする
ものである。
本発明は、上記問題点を改善する情報処理装置を提供す
るもので、その手段は、各データ転送対象に対応して設
定された時間監視情報を蓄積する手段を具備し、データ
の転送を行うに際し、リードまたはライト命令が出され
てから該転送対象に係る時間監視情報として蓄積された
情報に相当する時間経過しても、アクノリッジ信号が該
転送対象から返送されない場合は、エラー信号を出力す
るようにした時間監視制御機能を備えた情報処理装置に
よってなされる。
るもので、その手段は、各データ転送対象に対応して設
定された時間監視情報を蓄積する手段を具備し、データ
の転送を行うに際し、リードまたはライト命令が出され
てから該転送対象に係る時間監視情報として蓄積された
情報に相当する時間経過しても、アクノリッジ信号が該
転送対象から返送されない場合は、エラー信号を出力す
るようにした時間監視制御機能を備えた情報処理装置に
よってなされる。
本°発明による情報処理装置は、初期設定時に蓄積手段
に各１１０およびレジスタのタイム・アウト・カウント
情報を設定し、プログラムによりＩｌｏまたはレジスタ
がアクセスされると、該蓄積手段に蓄積された当該Ｉ１
０またはレジスタに関するタイム・アウト検出用情報を
読み出す。何等かの理由でアクノリッジ信号が返送され
ない時には、該タイム・アウト検出用情報に対応する時
間経過後エラー信号を返送する。このようにしてできる
だけ短時間でエラー信号の返送を可能にし、オーバヘッ
ドを少なくする。
に各１１０およびレジスタのタイム・アウト・カウント
情報を設定し、プログラムによりＩｌｏまたはレジスタ
がアクセスされると、該蓄積手段に蓄積された当該Ｉ１
０またはレジスタに関するタイム・アウト検出用情報を
読み出す。何等かの理由でアクノリッジ信号が返送され
ない時には、該タイム・アウト検出用情報に対応する時
間経過後エラー信号を返送する。このようにしてできる
だけ短時間でエラー信号の返送を可能にし、オーバヘッ
ドを少なくする。
本発明の一実施例としての時間監視制御機能を備えた情
報処理装置の時間監視機能を行う回路のブロック回路図
が第１図に示される。本回路はマルチプレクサ１１、メ
モリ （Ｍ）１２、カウンタ（ＣＮＴ）１３、フリップ
フロップ（ＦＦ）１４、ＡＮＤケート１５、およびＮＯ
Ｒゲート１６を具備する。
報処理装置の時間監視機能を行う回路のブロック回路図
が第１図に示される。本回路はマルチプレクサ１１、メ
モリ （Ｍ）１２、カウンタ（ＣＮＴ）１３、フリップ
フロップ（ＦＦ）１４、ＡＮＤケート１５、およびＮＯ
Ｒゲート１６を具備する。
マルチプレクサ１１は２つの入力、すなわちチノプセレ
クＩ−（Ｃ３）信号および初期設定アドレス信号、を切
換えてメモリ１２のアドレス選択部に供給する。初期設
定アドレスとしてはデータの転送対象であるＩｌｏまた
はレジスタに対応するアドレスが定められ、該アドレス
に関するＩｌｏまたはレジスタのタイム・アウトカウン
ト情報が格納される。第２図には、その態様が示される
。
クＩ−（Ｃ３）信号および初期設定アドレス信号、を切
換えてメモリ１２のアドレス選択部に供給する。初期設
定アドレスとしてはデータの転送対象であるＩｌｏまた
はレジスタに対応するアドレスが定められ、該アドレス
に関するＩｌｏまたはレジスタのタイム・アウトカウン
ト情報が格納される。第２図には、その態様が示される
。
図において実線による枠内に記入された数字はタイム・
アウトカウント情報を２進数で表示したもので、複数の
ビットで構成されており、メモリ１２に蓄積される。Ｃ
８信号はデータ転送対象Ｉ１０またはレジスタ等を選択
するコード化されたアドレスであって、このアドレス指
定により前述のタイム・アウトカウント情報が読み出さ
れる。
アウトカウント情報を２進数で表示したもので、複数の
ビットで構成されており、メモリ１２に蓄積される。Ｃ
８信号はデータ転送対象Ｉ１０またはレジスタ等を選択
するコード化されたアドレスであって、このアドレス指
定により前述のタイム・アウトカウント情報が読み出さ
れる。
情報処理装置からデータ転送しようとするＩｌｏまたは
レジスタがプログラムによりアクセスされると、Ｃ８信
号が供給され、前述のようにメモリ１２から、そのＩｌ
ｏまたはレジスタに関するタイム・アウト検出のための
カウント情報が読み出され、カウンタ１３に加えられる
。該カラシト情報が設定されたカウンタ１３は例えば時
間経過と共に一定のカウント値を差引いていくようにし
て、カウンタの内容が０になった時、タイム・アウト（
Ｔ、０ＵＴ）信号をフリップフロップ１４のセット端子
に供給する。フリップフロップ１４のリセット端子には
りセラｌ−（Ｒ３Ｔ）信号が供給される。
レジスタがプログラムによりアクセスされると、Ｃ８信
号が供給され、前述のようにメモリ１２から、そのＩｌ
ｏまたはレジスタに関するタイム・アウト検出のための
カウント情報が読み出され、カウンタ１３に加えられる
。該カラシト情報が設定されたカウンタ１３は例えば時
間経過と共に一定のカウント値を差引いていくようにし
て、カウンタの内容が０になった時、タイム・アウト（
Ｔ、０ＵＴ）信号をフリップフロップ１４のセット端子
に供給する。フリップフロップ１４のリセット端子には
りセラｌ−（Ｒ３Ｔ）信号が供給される。
このＲ３Ｔ信号はアクノリッジ（ＡＣＫ）信号またはク
リア（ＣＬＲ）信号によりＮＯＲゲート１６を介して供
給される。Ｒ，Ｓ Ｔ信号はフリップフロップ１４のほ
かにカウンタ１３もリセットする。このような回路によ
れば、ＡＣＫ信号が返送されないでかつタイム・アウト
時間に達するとフリップフロップ１５がセットされる。
リア（ＣＬＲ）信号によりＮＯＲゲート１６を介して供
給される。Ｒ，Ｓ Ｔ信号はフリップフロップ１４のほ
かにカウンタ１３もリセットする。このような回路によ
れば、ＡＣＫ信号が返送されないでかつタイム・アウト
時間に達するとフリップフロップ１５がセットされる。
タイム・アウト時間は各１１０またはレジスタにおける
応答確認時間を参照して個々に決められる。フリップフ
ロップ１４の出力はＡＣＫ信号の返送がな（、かつリー
ド・ライト命令（Ｒ／Ｗ）が存在する期間においてエラ
ー信号を出力するようにＡＮＤＮＯゲートによってゲー
トされる。すなわち、エラー信号はカウンタ１３の出力
が「１」になった時にＡＣＫ （ＡＣＫ信号の否定信号
）信号が「１」、かつＲ／Ｗ信号「１」で有効になる。
応答確認時間を参照して個々に決められる。フリップフ
ロップ１４の出力はＡＣＫ信号の返送がな（、かつリー
ド・ライト命令（Ｒ／Ｗ）が存在する期間においてエラ
ー信号を出力するようにＡＮＤＮＯゲートによってゲー
トされる。すなわち、エラー信号はカウンタ１３の出力
が「１」になった時にＡＣＫ （ＡＣＫ信号の否定信号
）信号が「１」、かつＲ／Ｗ信号「１」で有効になる。
タイム・アウト監視中に、ＡＣＫ信号が「０」になると
カウンタ１３およびフリップフロップ１４にリセットが
働き、タイム・アウトの監視が中止される。エラー検出
によりセットされたフリップフロップ１４およびカウン
タ１３は外部からのクリア信号によりクリアされる。上
述の本実施例の動作のタイムチャートが第３図に示され
る。まずデータ転送の対象となるＩｌｏまたはレジスタ
のアドレス（ＡＤＲ）が指定され、これに基づいてＣ８
信号が与えられる。次いで転送対象に応じてリードまた
はライト信号が供給される。この例ではＡＣＫ信号が返
送されない場合が示されているので（例えば対象Ｉ１０
が接続されていない場合）、データ（ＤＡＴＡ）信号は
供給されない。Ｒ／Ｗ信号が供給されてからタイム・ア
ウト信号が出力される迄が時間監視期間であって、前述
のカウント情報により決められる。エラー信号はタイム
・アウト（Ｔ、 ０ＵＴ）信号でセットされ、Ｒ／Ｗ信
号の終了でリセットされる。
カウンタ１３およびフリップフロップ１４にリセットが
働き、タイム・アウトの監視が中止される。エラー検出
によりセットされたフリップフロップ１４およびカウン
タ１３は外部からのクリア信号によりクリアされる。上
述の本実施例の動作のタイムチャートが第３図に示され
る。まずデータ転送の対象となるＩｌｏまたはレジスタ
のアドレス（ＡＤＲ）が指定され、これに基づいてＣ８
信号が与えられる。次いで転送対象に応じてリードまた
はライト信号が供給される。この例ではＡＣＫ信号が返
送されない場合が示されているので（例えば対象Ｉ１０
が接続されていない場合）、データ（ＤＡＴＡ）信号は
供給されない。Ｒ／Ｗ信号が供給されてからタイム・ア
ウト信号が出力される迄が時間監視期間であって、前述
のカウント情報により決められる。エラー信号はタイム
・アウト（Ｔ、 ０ＵＴ）信号でセットされ、Ｒ／Ｗ信
号の終了でリセットされる。
本発明によれば、少ないハードウェアでもって、データ
の転送対象であるＩｌｏまたはレジスタに関して適切な
時間監視を行うことができ、オーバヘッド（各転送対象
の応答確認所要時間の差により生ずる無駄時間）を減少
することができる。
の転送対象であるＩｌｏまたはレジスタに関して適切な
時間監視を行うことができ、オーバヘッド（各転送対象
の応答確認所要時間の差により生ずる無駄時間）を減少
することができる。
第１図は本発明の一実施例としての時間監視制御機能を
（Ｉｉｉｉえた情報処理装置の時間監視機能を行う回路
のブロック回路図、第２図は第１図の回路におけるメモ
リの格納態様を示す図、第３図は第１図の回路の動作を
説明するためのタイムチャートを示す図、および第４図
は従来形の回路における第３図と同様なタイムチャート
を示す図である。 １１・・・マルチプレクサ、 １２・・・メモリ、 １３・・・カウンタ、 １４・・・フリップフロップ、 １５・・・ＡＮＤゲート、 ｌ ６・・・ＮＯＲゲート。 第１図 第２図
（Ｉｉｉｉえた情報処理装置の時間監視機能を行う回路
のブロック回路図、第２図は第１図の回路におけるメモ
リの格納態様を示す図、第３図は第１図の回路の動作を
説明するためのタイムチャートを示す図、および第４図
は従来形の回路における第３図と同様なタイムチャート
を示す図である。 １１・・・マルチプレクサ、 １２・・・メモリ、 １３・・・カウンタ、 １４・・・フリップフロップ、 １５・・・ＡＮＤゲート、 ｌ ６・・・ＮＯＲゲート。 第１図 第２図
Claims (1)
- 各データ転送対象に対応して設定された時間監視情報を
蓄積する手段を具備し、データの転送を行うに際し、リ
ードまたはライト命令が出されてから該転送対象に係る
時間監視情報として蓄積された情報に相当する時間経過
しても、アクノリッジ信号が該転送対象から返送されな
い場合は、エラー信号を出力するようにした時間監視制
御機能を備えた情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215139A JPS6194162A (ja) | 1984-10-16 | 1984-10-16 | 時間監視制御機能を備えた情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215139A JPS6194162A (ja) | 1984-10-16 | 1984-10-16 | 時間監視制御機能を備えた情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6194162A true JPS6194162A (ja) | 1986-05-13 |
Family
ID=16667340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59215139A Pending JPS6194162A (ja) | 1984-10-16 | 1984-10-16 | 時間監視制御機能を備えた情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6194162A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01216450A (ja) * | 1988-02-25 | 1989-08-30 | Toshiba Corp | 情報処理装置 |
-
1984
- 1984-10-16 JP JP59215139A patent/JPS6194162A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01216450A (ja) * | 1988-02-25 | 1989-08-30 | Toshiba Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5283872A (en) | SCSI device having transfer parameter storage memory blocks which correspond to each apparatus | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| JPH0497472A (ja) | 半導体集積回路装置 | |
| JPS6194162A (ja) | 時間監視制御機能を備えた情報処理装置 | |
| JPH051504B2 (ja) | ||
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP2800764B2 (ja) | データ転送制御方式 | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JP2870837B2 (ja) | 中央演算処理装置の調停回路 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPH01169691A (ja) | Ｉｃカード | |
| JPH01259441A (ja) | バスインタフエース装置 | |
| JPH01213050A (ja) | 回線データ受信制御装置 | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPS6116115B2 (ja) | ||
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPH05173939A (ja) | マルチマイクロプロセッサシステムの障害保守方式 | |
| JPS61206066A (ja) | メモリアドレス設定方式 | |
| JPS59128621A (ja) | Ｄｍａ制御装置 | |
| JPH0225582B2 (ja) | ||
| JPS63201810A (ja) | 情報処理システムの時刻方式 | |
| JPS63228359A (ja) | デ−タ転送制御方式 | |
| JPH02257344A (ja) | キャッシュ・メインメモリ制御回路 | |
| JP2004021505A (ja) | 通信制御装置及びマイクロコンピュータ |