JPH05108896A - Icカードにおけるデータ転送方法 - Google Patents
Icカードにおけるデータ転送方法Info
- Publication number
- JPH05108896A JPH05108896A JP3299719A JP29971991A JPH05108896A JP H05108896 A JPH05108896 A JP H05108896A JP 3299719 A JP3299719 A JP 3299719A JP 29971991 A JP29971991 A JP 29971991A JP H05108896 A JPH05108896 A JP H05108896A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- card
- reader
- writer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 データバッティングの発生を回避しつつ、し
かも迅速なデータ転送処理を実現することのできるIC
カードにおけるデータ転送方法を提供する。 【構成】 リーダライタ装置とICカードとの間で、単
一のI/Oラインを通して双方向のデータ転送が行われ
る。リーダライタ装置からICカードに与えるデータの
ビットパターンを、ビット「1」が2回以上連続しない
ようなビットパターン(a) ,(b) ,(c) のみに制限す
る。ビット「1」が2回連続するようなビットパターン
(d) は用いない。ICカードが、応答データを出力する
際には、I/Oラインを監視し、このI/Oラインの電
圧レベルが「H」の状態に、所定の設定時間T(ビット
周期tに対してT>tを満足する時間)だけ維持されて
いることが確認された場合にのみ、リーダライタ装置に
対して応答データの転送を行う。
かも迅速なデータ転送処理を実現することのできるIC
カードにおけるデータ転送方法を提供する。 【構成】 リーダライタ装置とICカードとの間で、単
一のI/Oラインを通して双方向のデータ転送が行われ
る。リーダライタ装置からICカードに与えるデータの
ビットパターンを、ビット「1」が2回以上連続しない
ようなビットパターン(a) ,(b) ,(c) のみに制限す
る。ビット「1」が2回連続するようなビットパターン
(d) は用いない。ICカードが、応答データを出力する
際には、I/Oラインを監視し、このI/Oラインの電
圧レベルが「H」の状態に、所定の設定時間T(ビット
周期tに対してT>tを満足する時間)だけ維持されて
いることが確認された場合にのみ、リーダライタ装置に
対して応答データの転送を行う。
Description
【0001】
【産業上の利用分野】本発明はICカードにおけるデー
タ転送方法、特に、単一のI/Oライン上でのデータバ
ッティングを回避するためのデータ転送方法に関する。
タ転送方法、特に、単一のI/Oライン上でのデータバ
ッティングを回避するためのデータ転送方法に関する。
【0002】
【従来の技術】新しい情報記憶媒体として、ICカード
が普及しつつある。このICカードに対しては、専用の
リーダライタ装置によってデータの書き込みおよび読出
しが行われる。ICカードは、携帯に便利な形状をして
いるため、リーダライタ装置と電気的な接続を行うため
の外部接続端子の数に制約があり、リーダライタ装置と
の間のデータ転送は、単一のI/Oラインを通じて行わ
れる。すなわち、リーダライタ装置からICカードへデ
ータ転送を行う場合も、逆に、ICカードからリーダラ
イタ装置へデータ転送を行う場合も、同一のI/Oライ
ンが用いられる。したがって、この双方向のデータ転送
が同時に実行されると、単一のI/Oライン上でデータ
同士が衝突する事態、すなわち、データバッティングが
発生することになる。このようなデータバッティングが
発生すると、正常なデータ転送は阻害され、好ましくな
い。
が普及しつつある。このICカードに対しては、専用の
リーダライタ装置によってデータの書き込みおよび読出
しが行われる。ICカードは、携帯に便利な形状をして
いるため、リーダライタ装置と電気的な接続を行うため
の外部接続端子の数に制約があり、リーダライタ装置と
の間のデータ転送は、単一のI/Oラインを通じて行わ
れる。すなわち、リーダライタ装置からICカードへデ
ータ転送を行う場合も、逆に、ICカードからリーダラ
イタ装置へデータ転送を行う場合も、同一のI/Oライ
ンが用いられる。したがって、この双方向のデータ転送
が同時に実行されると、単一のI/Oライン上でデータ
同士が衝突する事態、すなわち、データバッティングが
発生することになる。このようなデータバッティングが
発生すると、正常なデータ転送は阻害され、好ましくな
い。
【0003】そこで従来は、このようなデータバッティ
ングを回避するため、ICカードからリーダライタ装置
に対してデータ転送を行う際には、I/Oラインを所定
の時間CWT(キャラクタ・ウエイティング・タイム)
だけ監視し、リーダライタ装置からのデータ転送が確か
に終了していることを確認してから、データ転送を行う
ようにしている。
ングを回避するため、ICカードからリーダライタ装置
に対してデータ転送を行う際には、I/Oラインを所定
の時間CWT(キャラクタ・ウエイティング・タイム)
だけ監視し、リーダライタ装置からのデータ転送が確か
に終了していることを確認してから、データ転送を行う
ようにしている。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
ICカードにおけるデータ転送方法では、転送時間が遅
くなるという問題がある。すなわち、ICカードからデ
ータ転送を行うためには、常に時間CWT(通常、数m
sec程度)だけI/Oラインを監視する必要があるた
め、迅速なデータ転送処理を行うことができないのであ
る。
ICカードにおけるデータ転送方法では、転送時間が遅
くなるという問題がある。すなわち、ICカードからデ
ータ転送を行うためには、常に時間CWT(通常、数m
sec程度)だけI/Oラインを監視する必要があるた
め、迅速なデータ転送処理を行うことができないのであ
る。
【0005】そこで本発明は、データバッティングの発
生を回避しつつ、しかも迅速なデータ転送処理を実現す
ることのできるICカードにおけるデータ転送方法を提
供することを目的とする。
生を回避しつつ、しかも迅速なデータ転送処理を実現す
ることのできるICカードにおけるデータ転送方法を提
供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、ICカードと
リーダライタ装置との間で、データを単一のI/Oライ
ンを通じて転送する方法において、転送すべきデータ
を、第1属性のビットまたは第2属性のビットを所定の
周期tごとに選択してなるデジタルデータの形式で転送
し、データ非転送時には、I/Oラインの電圧レベルを
前記第1属性のビットに対応する第1の電圧レベルに維
持し、リーダライタ装置からICカードに与えるデータ
のビットパターンを、第1属性のビットがn回以上(n
≧2)連続しないようなビットパターンのみに制限し、
ICカードが、リーダライタ装置から転送されたデータ
に対して応答データを出力する際には、I/Oラインを
監視し、その電圧レベルが第1の電圧レベルに、T>t
(n−1)を満足する時間Tだけ維持されていることが
確認された場合にのみ、リーダライタ装置に対して応答
データの出力を行うようにしたものである。
リーダライタ装置との間で、データを単一のI/Oライ
ンを通じて転送する方法において、転送すべきデータ
を、第1属性のビットまたは第2属性のビットを所定の
周期tごとに選択してなるデジタルデータの形式で転送
し、データ非転送時には、I/Oラインの電圧レベルを
前記第1属性のビットに対応する第1の電圧レベルに維
持し、リーダライタ装置からICカードに与えるデータ
のビットパターンを、第1属性のビットがn回以上(n
≧2)連続しないようなビットパターンのみに制限し、
ICカードが、リーダライタ装置から転送されたデータ
に対して応答データを出力する際には、I/Oラインを
監視し、その電圧レベルが第1の電圧レベルに、T>t
(n−1)を満足する時間Tだけ維持されていることが
確認された場合にのみ、リーダライタ装置に対して応答
データの出力を行うようにしたものである。
【0007】
【作 用】第1属性のビットを「1」、第2属性のビッ
トを「0」とすると、「1」または「0」を周期tごと
に連続させてなるデジタルデータの転送が行われる。I
/Oラインは、データの非転送時には、「1」に対応す
る電圧レベルに維持される。そして、リーダライタ装置
からICカードに転送するデータのビットパターンは、
「1」がたとえば2回以上連続しないようなビットパタ
ーンに制限される。したがって、リーダライタ装置から
ICカードに対してデータ転送が行われている場合に
は、I/Oラインの電圧レベルが周期tを越えて「1」
に対応する電圧レベルに維持されることはない。したが
って、I/Oラインの電圧レベルを監視し、「1」に対
応した電圧レベルが周期tを越えて維持されていたこと
が確認できれば、リーダライタ装置からのデータ転送は
行われていないことが認識できる。このような方法によ
り、リーダライタ装置からのデータ転送の有無を判断す
ることにより、データバッティング発生の有無を迅速に
判断することができるようになる。
トを「0」とすると、「1」または「0」を周期tごと
に連続させてなるデジタルデータの転送が行われる。I
/Oラインは、データの非転送時には、「1」に対応す
る電圧レベルに維持される。そして、リーダライタ装置
からICカードに転送するデータのビットパターンは、
「1」がたとえば2回以上連続しないようなビットパタ
ーンに制限される。したがって、リーダライタ装置から
ICカードに対してデータ転送が行われている場合に
は、I/Oラインの電圧レベルが周期tを越えて「1」
に対応する電圧レベルに維持されることはない。したが
って、I/Oラインの電圧レベルを監視し、「1」に対
応した電圧レベルが周期tを越えて維持されていたこと
が確認できれば、リーダライタ装置からのデータ転送は
行われていないことが認識できる。このような方法によ
り、リーダライタ装置からのデータ転送の有無を判断す
ることにより、データバッティング発生の有無を迅速に
判断することができるようになる。
【0008】
【実施例】以下、本発明を図示する実施例に基づいて説
明する。いま、たとえば、リーダライタ装置R/Wか
ら、I/Oラインを通じて所定のコマンドAがICカー
ドへ転送された場合を考える。通常、リーダライタ装置
R/Wからのコマンドは、ICカードに対して応答を要
求するものである。したがって、ICカードは、このコ
マンドAに基づいて所定の内部処理を行い、このコマン
ドAに対する応答データとしてレスポンスAをリーダラ
イタ装置R/Wへ転送する作業を行うことになる。同様
に、リーダライタ装置R/Wから所定のコマンドBがI
Cカードへ転送されれば、このコマンドBに対応した応
答データとしてレスポンスBがリーダライタ装置R/W
へ転送される。
明する。いま、たとえば、リーダライタ装置R/Wか
ら、I/Oラインを通じて所定のコマンドAがICカー
ドへ転送された場合を考える。通常、リーダライタ装置
R/Wからのコマンドは、ICカードに対して応答を要
求するものである。したがって、ICカードは、このコ
マンドAに基づいて所定の内部処理を行い、このコマン
ドAに対する応答データとしてレスポンスAをリーダラ
イタ装置R/Wへ転送する作業を行うことになる。同様
に、リーダライタ装置R/Wから所定のコマンドBがI
Cカードへ転送されれば、このコマンドBに対応した応
答データとしてレスポンスBがリーダライタ装置R/W
へ転送される。
【0009】一般に、リーダライタ装置R/Wは、図1
(a) に示すように、第1のコマンドAをICカードに与
えたら、これに対するレスポンスAが戻ってきたのを確
認した後、第2のコマンドBをICカードに与えるとい
う動作を行う。ところが、コマンドによっては、図1
(b) に示すように、コマンドAを転送した後、これに対
するレスポンスAを待つことなく、次のコマンドBを転
送するような動作を行う場合がある。このようなとき、
I/Oラインを監視しないでICカードからレスポンス
Aを転送してしまうと、図1(b) に示す期間Pにおいて
データバッティングが発生する。特に、ICカードに対
する検査モードで用いるコマンドの場合、ICカードか
らのレスポンスを待たずにコマンドを連続して転送する
ような動作が行われる。そこで従来は、前述したよう
に、所定の時間CWTだけI/Oラインを監視し、リー
ダライタ装置R/Wからのデータ転送が行われていない
ことを確認した後、ICカードからレスポンスAを転送
する処理を行うようにしていた。
(a) に示すように、第1のコマンドAをICカードに与
えたら、これに対するレスポンスAが戻ってきたのを確
認した後、第2のコマンドBをICカードに与えるとい
う動作を行う。ところが、コマンドによっては、図1
(b) に示すように、コマンドAを転送した後、これに対
するレスポンスAを待つことなく、次のコマンドBを転
送するような動作を行う場合がある。このようなとき、
I/Oラインを監視しないでICカードからレスポンス
Aを転送してしまうと、図1(b) に示す期間Pにおいて
データバッティングが発生する。特に、ICカードに対
する検査モードで用いるコマンドの場合、ICカードか
らのレスポンスを待たずにコマンドを連続して転送する
ような動作が行われる。そこで従来は、前述したよう
に、所定の時間CWTだけI/Oラインを監視し、リー
ダライタ装置R/Wからのデータ転送が行われていない
ことを確認した後、ICカードからレスポンスAを転送
する処理を行うようにしていた。
【0010】本発明は、I/Oラインの監視時間を短縮
することのできる新規な方法を提案するものである。い
ま、一例として、ICカードとリーダライタ装置R/W
との間で転送されるデジタルデータを、第1属性のビッ
ト「1」と第2属性のビット「0」とによって表現する
ものとし、第1属性のビット「1」を転送する場合には
I/Oラインの電圧レベルを「H」(たとえば5V)と
し、第2属性のビット「0」を転送する場合にはI/O
ラインの電圧レベルを「L」(たとえば0V)とするこ
とにする。また、データ転送を行っていない非転送時に
は、I/Oラインは電圧レベル「H」に固定しておくも
のとする。
することのできる新規な方法を提案するものである。い
ま、一例として、ICカードとリーダライタ装置R/W
との間で転送されるデジタルデータを、第1属性のビッ
ト「1」と第2属性のビット「0」とによって表現する
ものとし、第1属性のビット「1」を転送する場合には
I/Oラインの電圧レベルを「H」(たとえば5V)と
し、第2属性のビット「0」を転送する場合にはI/O
ラインの電圧レベルを「L」(たとえば0V)とするこ
とにする。また、データ転送を行っていない非転送時に
は、I/Oラインは電圧レベル「H」に固定しておくも
のとする。
【0011】通常、リーダライタ装置R/WとICカー
ドとの間で転送されるデータのビットパターンには、何
ら制約がない。たとえば、1バイトデータのビットパタ
ーンは、「00000000」から「1111111
1」までの256通りの組み合わせが存在する。本発明
の特徴は、リーダライタ装置R/WからICカードに転
送するコマンドデータのビットパターンを、第1属性の
ビットがn回以上(n≧2)連続しないようなビットパ
ターンのみに制限する点にある。たとえば、n=2の場
合、ビット「1」が2回以上連続しないようなビットパ
ターンだけに制限される。このようなビットパターンの
例を図2の(a) 〜(c) に示す。ここに示す例は、それぞ
れ16進表現での「AA」、「54」、「12」のビッ
トパターンを示すものである。いずれも、最初はスター
トビットST(必ず「L」レベル)から始まり、最後は
ストップビットSP(必ず「H」レベル)で終わるビッ
トパターンであり、ビット「1」が2回以上連続するこ
とは決してない。すなわち、本発明では、リーダライタ
装置R/WからICカードに与えるコマンドコードとし
ては、「AA」、「54」、「12」のようなコードの
みを定義しておくことになる。したがって、たとえば、
図2(d) に示すような「9A」というコード(ビットパ
ターンを見ると、ビット「1」が2回連続する箇所が存
在する)は、コマンドコードとして用いることはできな
い。このような制約を課すると、コマンドコードとして
利用できるコード数は、256通りよりは少なくなるこ
とになるが、それでも、実用上は十分な数のコマンドコ
ードを確保することができる。特に、ICカードに対す
る検査モードという特定の条件においてのみ本発明を適
用するのであれば全く問題はない。
ドとの間で転送されるデータのビットパターンには、何
ら制約がない。たとえば、1バイトデータのビットパタ
ーンは、「00000000」から「1111111
1」までの256通りの組み合わせが存在する。本発明
の特徴は、リーダライタ装置R/WからICカードに転
送するコマンドデータのビットパターンを、第1属性の
ビットがn回以上(n≧2)連続しないようなビットパ
ターンのみに制限する点にある。たとえば、n=2の場
合、ビット「1」が2回以上連続しないようなビットパ
ターンだけに制限される。このようなビットパターンの
例を図2の(a) 〜(c) に示す。ここに示す例は、それぞ
れ16進表現での「AA」、「54」、「12」のビッ
トパターンを示すものである。いずれも、最初はスター
トビットST(必ず「L」レベル)から始まり、最後は
ストップビットSP(必ず「H」レベル)で終わるビッ
トパターンであり、ビット「1」が2回以上連続するこ
とは決してない。すなわち、本発明では、リーダライタ
装置R/WからICカードに与えるコマンドコードとし
ては、「AA」、「54」、「12」のようなコードの
みを定義しておくことになる。したがって、たとえば、
図2(d) に示すような「9A」というコード(ビットパ
ターンを見ると、ビット「1」が2回連続する箇所が存
在する)は、コマンドコードとして用いることはできな
い。このような制約を課すると、コマンドコードとして
利用できるコード数は、256通りよりは少なくなるこ
とになるが、それでも、実用上は十分な数のコマンドコ
ードを確保することができる。特に、ICカードに対す
る検査モードという特定の条件においてのみ本発明を適
用するのであれば全く問題はない。
【0012】さて、リーダライタ装置R/Wからのコマ
ンドデータに、このような制約を課しておけば、リーダ
ライタ装置R/Wからコマンドデータが転送されている
か否かを、極めて短時間に判断することができる。い
ま、図2(a) に示すように、ビット周期をtとすれば、
リーダライタ装置R/Wがコマンドデータを転送中であ
るならば、I/Oラインが「H」レベルになっている時
間が周期tを越えることは決してないことになる。ビッ
ト「1」が2回以上連続することはないのであるから、
I/Oラインが「H」レベルになる時間は最大限tであ
る。そこで、I/Oラインを監視し、「H」レベルが時
間tを越えて維持されているようであれば、リーダライ
タ装置R/Wからコマンドデータが転送されていること
はないと判断できる。これが本発明の原理である。した
がって、リーダライタ装置R/WからコマンドAが転送
され、これに応答するレスポンスAが準備できた場合に
は、まずI/Oラインを監視し、「H」レベルが時間t
を越えて維持されていることを確認したら、レスポンス
Aの転送を行うようにすればよい。周期tは、一般に数
μsecのオーダであるため、非常に短時間に判断を行
うことが可能になる。
ンドデータに、このような制約を課しておけば、リーダ
ライタ装置R/Wからコマンドデータが転送されている
か否かを、極めて短時間に判断することができる。い
ま、図2(a) に示すように、ビット周期をtとすれば、
リーダライタ装置R/Wがコマンドデータを転送中であ
るならば、I/Oラインが「H」レベルになっている時
間が周期tを越えることは決してないことになる。ビッ
ト「1」が2回以上連続することはないのであるから、
I/Oラインが「H」レベルになる時間は最大限tであ
る。そこで、I/Oラインを監視し、「H」レベルが時
間tを越えて維持されているようであれば、リーダライ
タ装置R/Wからコマンドデータが転送されていること
はないと判断できる。これが本発明の原理である。した
がって、リーダライタ装置R/WからコマンドAが転送
され、これに応答するレスポンスAが準備できた場合に
は、まずI/Oラインを監視し、「H」レベルが時間t
を越えて維持されていることを確認したら、レスポンス
Aの転送を行うようにすればよい。周期tは、一般に数
μsecのオーダであるため、非常に短時間に判断を行
うことが可能になる。
【0013】図3は、本発明によるデータ転送方法を用
いたICカード側の転送処理の手順を示す流れ図であ
る。まず、ステップS1において、リーダライタ装置R
/W側から転送されてきたコマンドの入力を行い、続く
ステップS2において、このコマンドに対して予め定義
された所定の処理を行う。このコマンド処理の結果、こ
れに応答するレスポンスが生成できる。続いて、ステッ
プS3において後述するバッティングチェックのサブル
ーチンを実行した後、生成したレスポンスをステップS
4でリーダライタ装置R/Wへ出力する。
いたICカード側の転送処理の手順を示す流れ図であ
る。まず、ステップS1において、リーダライタ装置R
/W側から転送されてきたコマンドの入力を行い、続く
ステップS2において、このコマンドに対して予め定義
された所定の処理を行う。このコマンド処理の結果、こ
れに応答するレスポンスが生成できる。続いて、ステッ
プS3において後述するバッティングチェックのサブル
ーチンを実行した後、生成したレスポンスをステップS
4でリーダライタ装置R/Wへ出力する。
【0014】ステップS3のバッティングチェックのサ
ブルーチンを図4に示す。まず、ステップS5におい
て、設定時間Tが経過したか否かを判断する。この設定
時間Tは、理論的には、ビット周期tより大きな時間で
あればどのような時間に設定してもよいが、ビット周期
tにあまり近似した値にすると、ビット周期のゆらぎに
よる誤検出を行うおそれがあり、逆にあまり大きな値に
すると、バッティングチェックに長時間を要することに
なる。したがって、たとえば、T=1.5t程度に設定
するとよい。ステップS5において、設定時間Tが経過
していなければ、ステップS6において、I/Oライン
を監視する。ここで、I/Oラインの電圧レベルが
「H」であれば、再びステップS5へ戻る。こうして、
I/Oラインの電圧レベルが「H」である状態が維持さ
れたまま、設定時間Tが経過したら、このサブルーチン
を終了し、ステップS4のレスポンス出力を実行する。
ところが、設定時間Tが経過する前に、I/Oラインの
電圧レベルが「L」になってしまったら、リーダライタ
装置R/W側からデータ転送が行われていると考えられ
る。したがって、レスポンス出力を行うとデータバッテ
ィングが発生するので、ステップS6からバッティング
防止ルーチンへとジャンプすればよい。
ブルーチンを図4に示す。まず、ステップS5におい
て、設定時間Tが経過したか否かを判断する。この設定
時間Tは、理論的には、ビット周期tより大きな時間で
あればどのような時間に設定してもよいが、ビット周期
tにあまり近似した値にすると、ビット周期のゆらぎに
よる誤検出を行うおそれがあり、逆にあまり大きな値に
すると、バッティングチェックに長時間を要することに
なる。したがって、たとえば、T=1.5t程度に設定
するとよい。ステップS5において、設定時間Tが経過
していなければ、ステップS6において、I/Oライン
を監視する。ここで、I/Oラインの電圧レベルが
「H」であれば、再びステップS5へ戻る。こうして、
I/Oラインの電圧レベルが「H」である状態が維持さ
れたまま、設定時間Tが経過したら、このサブルーチン
を終了し、ステップS4のレスポンス出力を実行する。
ところが、設定時間Tが経過する前に、I/Oラインの
電圧レベルが「L」になってしまったら、リーダライタ
装置R/W側からデータ転送が行われていると考えられ
る。したがって、レスポンス出力を行うとデータバッテ
ィングが発生するので、ステップS6からバッティング
防止ルーチンへとジャンプすればよい。
【0015】以上、本発明を図示する一実施例に基づい
て説明したが、本発明はこの実施例のみに限定されるも
のではなく、この他にも種々の態様で実施可能である。
たとえば、コマンドデータのビットパターンの制約は、
第1属性のビットがn回以上(n≧2)連続しないよう
なビットパターンにするという条件であればよい。前述
の実施例では、n=2の場合を説明したが、nを3以上
にすることも可能である。n=3とした場合には、ビッ
ト「1」が3回以上連続しないビットパターンであれば
よいので、制約は若干緩くなる。ただし、I/Oライン
を監視する設定時間Tは、T>t(n−1)という条件
を満足する必要があるため、n=2よりも若干長く必要
になる。また、上述の実施例では、データ非転送時のI
/Oラインの電圧レベルを「H」(ビット「1」に対
応)としたが、逆に「L」(ビット「0」に対応)とす
ることも可能である。この場合は、ビット「0」がn回
以上連続しないビットパターンを用いるようにする。
て説明したが、本発明はこの実施例のみに限定されるも
のではなく、この他にも種々の態様で実施可能である。
たとえば、コマンドデータのビットパターンの制約は、
第1属性のビットがn回以上(n≧2)連続しないよう
なビットパターンにするという条件であればよい。前述
の実施例では、n=2の場合を説明したが、nを3以上
にすることも可能である。n=3とした場合には、ビッ
ト「1」が3回以上連続しないビットパターンであれば
よいので、制約は若干緩くなる。ただし、I/Oライン
を監視する設定時間Tは、T>t(n−1)という条件
を満足する必要があるため、n=2よりも若干長く必要
になる。また、上述の実施例では、データ非転送時のI
/Oラインの電圧レベルを「H」(ビット「1」に対
応)としたが、逆に「L」(ビット「0」に対応)とす
ることも可能である。この場合は、ビット「0」がn回
以上連続しないビットパターンを用いるようにする。
【0016】
【発明の効果】以上のとおり本発明によるICカードに
おけるデータ転送方法によれば、リーダライタ装置から
ICカードに転送するデータのビットパターンに制約を
与えるようにし、この制約に基づいてI/Oラインを監
視するようにしたため、データバッティングの発生を回
避しつつ、しかも迅速なデータ転送処理を実現すること
ができるようになる。
おけるデータ転送方法によれば、リーダライタ装置から
ICカードに転送するデータのビットパターンに制約を
与えるようにし、この制約に基づいてI/Oラインを監
視するようにしたため、データバッティングの発生を回
避しつつ、しかも迅速なデータ転送処理を実現すること
ができるようになる。
【図1】ICカードとリーダライタ装置との間でのデー
タバッティングの発生を示す図である。
タバッティングの発生を示す図である。
【図2】本発明に係るデータ転送方法で用いられるデー
タビットパターンの例を示す図である。
タビットパターンの例を示す図である。
【図3】本発明によるデータ転送方法を用いたICカー
ド側の転送処理の手順を示す流れ図である。
ド側の転送処理の手順を示す流れ図である。
【図4】図3の流れ図におけるステップS3のバッティ
ングチェックのサブルーチンを示す流れ図である。
ングチェックのサブルーチンを示す流れ図である。
P…データバッティング期間 SP…ストップビット ST…スタートビット t…転送データのビット周期 T…監視のための設定時間 R/W…リーダライタ装置
Claims (1)
- 【請求項1】 ICカードとリーダライタ装置との間
で、データを単一のI/Oラインを通じて転送する方法
であって、 転送すべきデータを、第1属性のビットまたは第2属性
のビットを所定の周期tごとに選択してなるデジタルデ
ータの形式で転送し、 データ非転送時には、I/Oラインの電圧レベルを前記
第1属性のビットに対応する第1の電圧レベルに維持
し、 リーダライタ装置からICカードに与えるデータのビッ
トパターンを、前記第1属性のビットがn回以上(n≧
2)連続しないようなビットパターンのみに制限し、 ICカードが、リーダライタ装置から転送されたデータ
に対して応答データを出力する際には、前記I/Oライ
ンを監視し、このI/Oラインの電圧レベルが前記第1
の電圧レベルに、T>t(n−1)を満足する時間Tだ
け維持されていることが確認された場合にのみ、前記リ
ーダライタ装置に対して前記応答データの出力を行うよ
うにしたことを特徴とするICカードにおけるデータ転
送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3299719A JP3004787B2 (ja) | 1991-10-18 | 1991-10-18 | Icカードにおけるデータ転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3299719A JP3004787B2 (ja) | 1991-10-18 | 1991-10-18 | Icカードにおけるデータ転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05108896A true JPH05108896A (ja) | 1993-04-30 |
JP3004787B2 JP3004787B2 (ja) | 2000-01-31 |
Family
ID=17876142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3299719A Expired - Lifetime JP3004787B2 (ja) | 1991-10-18 | 1991-10-18 | Icカードにおけるデータ転送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3004787B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008065613A (ja) * | 2006-09-07 | 2008-03-21 | Toshiba Tec Corp | 無線通信装置及び無線通信方法 |
-
1991
- 1991-10-18 JP JP3299719A patent/JP3004787B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008065613A (ja) * | 2006-09-07 | 2008-03-21 | Toshiba Tec Corp | 無線通信装置及び無線通信方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3004787B2 (ja) | 2000-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4062059A (en) | Information processing system | |
US4651277A (en) | Control system for a magnetic disk drive unit | |
JPH0234038A (ja) | データ圧縮装置 | |
JPH05108896A (ja) | Icカードにおけるデータ転送方法 | |
KR100978713B1 (ko) | 시스템 리셋 원인 판별 장치 및 방법 | |
JP2730342B2 (ja) | 割り込み制御回路 | |
JPS63268085A (ja) | 携帯可能記憶媒体読取書込装置 | |
US5953349A (en) | Data variation detecting system | |
JP3784624B2 (ja) | 通信方向切り替え方法 | |
JPH0445066Y2 (ja) | ||
KR100664852B1 (ko) | 2개의 핀을 이용한 시리얼 인터페이스 | |
JP2979918B2 (ja) | 割り込み検出回路 | |
JPH05150866A (ja) | リセツト情報記憶回路 | |
JPH02302855A (ja) | メモリ制御装置 | |
KR970049389A (ko) | 멀티프로세스 시스템의 메시지 프린트를 위한 처리 방법 | |
JPH05100894A (ja) | トレースメモリ付lsi | |
JPH04313864A (ja) | 磁気ディスク装置 | |
JPH05160811A (ja) | データ転送方式 | |
JPS61109154A (ja) | 固定デ−タ・レジスタのエラ−検出方式 | |
JPH0393094A (ja) | ピークホールド回路 | |
JPH02195443A (ja) | 出力装置の照合記録方式 | |
JPH10136027A (ja) | 通信用コントローラ | |
JPH04243086A (ja) | 記憶装置 | |
JPH0488452A (ja) | データ抜け検出回路 | |
JPH0793243A (ja) | チャネル装置 |